情報工学入門選書 4

# ディジタル回路

大阪大学教授/工学博士

田村進一著

醬昭 晃 堂

## 情報工学入門選書 4

## ディジタル回路

田村進一著

#### 3 76 A E

Discourage of the state of the

## まえがき

半導体文明の隆盛に伴って,ディジタル回路の知識は電気系学生だけでなく,広く一般の理工系学生,エンジニアに要求されるようになってきた.

本書は理工系大学学生やエンジニアのためのディジタル回路の入門書・教科書として企画されたものである。最近のディジタル回路はICやLSIを使用することを前提としているが、それらを使いこなすためにはそれらの論理的特性だけでなく電気的特性も把握・理解しておく必要がある。本書はディジタルICを使うために必要な基礎的技術・知識を体系的に修得することを第一義に考えて述べている。

1,2章では基礎的事項として半導体物性、トランジスタの特性、論理関数などについて述べているが、それらはIC、LSIなどを理解するために必要最小限のものに止めた

3章では TTL, ECL, nMOS, CMOS などの IC の基本的構成と使用法について述べた。

4~9章ではゲート,フリップフロップ,カウンタ,演算回路などの基本原理と 構成法,使用法について述べる。ICの例や使用法は主として74シリーズTTL, LS-TTL, HS-CMOS, A-CMOSなど,最近実際によく使われる素子を中心に 記した。

10章では IC メモリの原理,使用法について述べた。ただし、マイクロプロセッサとの接続については回路例をあげるに止めた。

11章ではアナログ信号を取り扱う際に必要となる A/D, D/A 変換器やアナログ IC について述べた

付録にはクロック発生法, LED, フォトカプラ、RS-232C インタフェースな

ど、本文を補足する事項について述べた.

さらに、実験や回路解析を行うときの便宜のため、IC 名からその機能、ピン配置等を引けるよう索引をつけた。

いくつかの章末には若干の演習問題をつけた。解答は巻末にまとめて記してある。

昭和62年9月

者記す

and the desired of the state of

A ROLL - DE LA CHERLANDO DE LA MILLEMENTACIONE

TARREST AND CARREST AND AND A CONTRACTOR OF A

SCHRONOSCHURY SIN DIRECT AGOVECHE

CONTRACTOR OF THE CONTRACTOR OF THE STREET

ATTX-1-18 T-18 Engineering And Tolorand April 2017

DOMESTIC ORDERS ASSESSED ASSESSED AND ASSESSED.

to a state of the state of the

TO THE PART HAVE BEEN AND LONG BEEN AND DIA COMPANY.

HARALA CANTELL LED THAN FOR RECORD AND THE

### 目 次

3 東新回船

### 

演習問	題22
	3 集積回路
3. 1	<b>集積回路の種類23</b>
3.2	E論理・負論理 ······25
3.3	ファンインとファンアウト27
3 4	ダイオード論理回路27
3.5	TTL28
3.6	TTL の特性30
3.7	CCL33
3.8	n チャネル MOS IC35
3.9	CMOS37
3.10	MOS 論理回路·············40
演習	題42
	4 汎用基本 IC
4.1	基本ゲート IC·······43
4.2	未使用端子の措置および固定値入力法48
4.3	ンュミットトリガ回路
4.4	オープンコレクタとオープンドレイン51
4.5	ワイヤードOR
4.6	トライステート出力54
4.7	TTL と CMOS の相互接続56
4.8	単安定マルチバイブレータ <b>IC</b> 58
4.9	タイマ用 IC61
演習	]題63

	5 フリップフロップ
5.1	RS-FF64
5.2	セット優先 RS-FF
5.3	マスタスレイブFF66
5.4	D-FF66
5.5	JK-FF68
5.6	トリガタイプ68
5.7	IC 化された FF のまとめ70
5.8	各種 FF の相互変換・・・・・・73
演習	問題74
	6 ゲート MSI
	コンパレータ75
6.2	プライオリティエンコーダ(優先順位つき符号化器)78
6.3	パリティジェネレータ81
6.4	双方向性バスドライバ84
演習	問題·······86
	7 カウンタ構成法 である 0
7.1	
7.2	N進非同期式カウンタ89
7.3	<i>N</i> 進同期式カウンタ92
7.4	非同期式減算カウンタ93
7.5	同期式減算カウンタ95

7.6	可逆カウンタ	97
演習	問題	97
* * -	8 カウンタ MSI	
1012	2 - Car P. C. R. P. P. P. P. P. C. Carrier Communication of the Communic	
8.1	同期式カウンタ MSI······	98
8.2	可逆カウンタ MSI ······1(	00
8.3	シフトレジスタ MSI1(	)3
8.4	可逆シフトレジスタ1(	
8.5	リングカウンタ・・・・・・10	
8.6	レートマルチプライヤ MSI1]	10
演習	問題1]	
	9 演算回路	
9.1	加算器	14
9.2	減算回路	
9.3	乗算回路	
9.4	除算回路·····13	
演習	問題	
	10 記憶素子	
10.1	RAM & ROM14	41
10.2	DRAM12	12
10.3		51
10.4		
10.5	マイクロプロセッサとの接続15	59

10.6	メモリ智	学量の拡張法			161
10.7	メモリシ	/ェア	• • • • • • • • • • • • • • • • • • • •		161
演習問	問題				163
	11	アナログ	回路		
11.1					164
11.2					171
11.3	オペアン	/プ			172
11.4	コンパレ	/一夕			176
11.5	マルチ	プレクサおよびデ	マルチプレ	クサ	176
演習問	引題				179
付	録	••••••			180
演習問	問題解答	•••••			194
参考了	大献				204
索	引				205
IC 索	引				209

## 1 半導体とトランジスタ

ディジタル回路においてはICやLSIを用いて回路を組むが、本章においてはそれらの電気的特性を知る上で必要な半導体の物性やダイオード、トランジスタの基本的性質について学ぶ。

#### 1.1 半導体の基本的性質

半導体とは金属など良導体と絶縁物の中間の性質を持つ. たとえば、良導体である銅の比抵抗は常温25°Cで $6.9 \times 10^{-5}$   $\Omega \cdot \text{cm}$  であるのに対し、半導体のそれはおよそ $10^{-1} \sim 10^{12} \Omega \cdot \text{cm}$  である。よく使われる半導体にはシリコン(比抵抗2.7  $\times 10^{5} \Omega \cdot \text{cm}$ )やゲルマニウム(比抵抗47  $\Omega \cdot \text{cm}$ )などがある。絶縁体の比抵抗は $10^{12} \Omega \cdot \text{cm}$  以上である。なお、金属では温度が上がると熱による格子振動の増加により電気抵抗が増加するのに対し、半導体では熱エネルギーにより電気を運ぶキャリアが伝導帯に押し上げられ抵抗が減少する(図1.1 参照).

シリコン(Si)の純粋な結晶では図1.2




図 1.1 温度による抵抗の変化




図 1.2 シリコン結晶

に示すように、隣接するSi原子同士が電子を共有する共有結合をしている.

#### 1.2 n型半導体

純粋なSiに5価の燐(P), ひ素(As), アンチモン(Sb)などを少量入れたものが n型半導体である。このとき、5価原子の最外殻電子(価電子)のうち4つは今までと同様に隣接するシリコン原子と共有結合をするが、残った1つの価電子は5価原子に束縛されてはいるが、その力は弱く、常温では容易に自由に動き回ることのできる自由電子となる(図1.3参照)。このように、主として電子が電荷を運ぶ役目(キャリア)をする半導体を n型半導体という。このとき、不純物として加えられた5価の原子は電子を与えるという意味でドナーといわれる。




図 1.3 n型シリコン半導体

#### 1.8 p型半導体

上とは逆に、純粋なシリコン半導体にホウ素(B)、アルミニウム(AI)、ガリウム(Ga)、インジウム(In)などの3価の原子を不純物として少量加えた場合を考えてみよう。このとき、3価の原子はやはりまわりのシリコン原子と共有結

合しようとするが、完全な共有結合をするには原子が1個不足する。そこで、これを埋め合わせるため隣りのシリコンの価電子を奪う。この結果、常温では3 価原子のほとんどが他のシリコン原子の価電子を捕獲してマイナスイオンとなっている。そして、3 価原子に捕獲された電子の抜けたあとは正孔となる。正孔はシリコン結晶内を共有結合から共有結合へと自由に動き回ることができる。それはあたかも正の電荷を持った粒子があるのと同じ働きをする(図1.4参照)。

このようなことから、3価の不純物を加えられた半導体は多数キャリアとして正孔を持ち、P型半導体と呼ばれる。ここで、多数キャリアという言葉を使うのは、ほんのわずかではあるが自由電子が少数キャリアとして存在するからである。正孔は自由電子と比較して少し動きにくい性質を持つ。このことが原因となり、P型半導体をベースにして素子をつくった場合、n型よりも動作速度が遅くなる。




図 1.4 P型半導体

#### 1.4 多数キャリア・少数キャリア

n型半導体では電子が多数キャリアであり、P型半導体では正孔が多数キャリアであることはすでに述べた。n型半導体では多数キャリアとして電子が存在するが、少数キャリアとしてごく少数ながら正孔も存在する。P型半導体においても同様である。この両方のキャリアが存在するため、バイポーラ・トラ

ンジスタにおける増幅作用が出てくるのである.

#### 1.5 pn接合




図 1.5 pn接合の整流作用

p型半導体とn型半導体が接合したダイオードは整流作用を持つ。すなわち、図1.5(a)のように順方向に電圧を加えると電流が流れるのに対し、同図(b)のように逆方向電圧を加えると電流はほとんど流れない。ダイオードの電圧・電流特性は図1.6のようになる。順方向に電流が流れ始めるときのpn接合電圧(導通電




図 1.6 ダイオード特性

圧) $V_J$ の大きさはおよそ  $0.6\sim0.9$  V と考えればよい。pn 接合に逆方向電圧を加えたときには図1.5(b)に示されるようにpn 接合部のキャリアの存在しない空乏層は厚くなり、電気的容量の性質を呈する。この容量の大きさは、逆方向印加電圧が大きいほど小さくなる。なお、順方向に電圧を印加したときでもその電圧が $V_J$ 以下のときには、同様に容量性となる。

#### 1.6 バイポーラ・トランジスタ

バイポーラとは両極、すなわち その動作に電子と正孔が関与する ことからこのように呼ばれる。通 常、単にトランジスタといえば、 Eー このバイポーラ・トランジスタを 指す。 バイポーラ・トランジスタ には npn タイプと pnp タイプがあ る。ここでは、よく使われる npn タイプ・トランジスタについて述べる。




図 1.7 npn トランジスタ

npn h ランジスタは図1.7に示すごとく,p型半導体でつくられた狭いベース領域をはさんで両側にn型半導体のエミッタ領域とコレクタ領域がある.図1.7において,左のn型領域はキャリア(電子)を放出するという意味でエミッタ(E),中央のp型領域はベース(B),右のn型領域はキャリアを受け取るという意味でコレクタ(C)と名づけられている.図のように,いまエミッターベース接合 $J_E$ には順方向,コレクターベース接合 $J_C$ には逆方向電圧をかけるものとする.このとき,エミッタからベースに流れ込んだ電子のほとんど(たとえば99%)は勢い余ってそのままコレクタ領域に到達し,コレクタ電流となる.そして、ベースにはエミッタ電流のたとえば1%位が流れるのみである.

#### 1.7 エミッタ接地

本節では、ディジタル回路で一番重要なトランジスタのエミッタ接地法について述べる.

いま、図1.8においてエミッタからベースへ流れ込んだ電子のうち、 $\alpha$  が コレクタへ到達し、 $\gamma(1-\alpha)$ がベースに流れるとすると、




図 1.8 npnトランジスタの基本動作

$$I_C = \alpha I_E$$

$$I_B = (1 - \alpha) I_E$$

となる。この $\alpha$ は、図1.8においてベースが接地されているとしたときの入力電流  $I_C$ の比であるから、ベース接地直流電流増幅率と呼ばれる。同様に図1.9において、ベース電流  $I_B$ を入力、コレクタ電流  $I_C$ を出力と考えると、エミッタ接地直流電流増幅率は、




図 1.9 エミッタ接地

$$\beta \triangleq \frac{I_C}{I_B} = \frac{\alpha}{1-\alpha}$$

となる。たとえば、もし、 $\alpha$ =0.99ならば、 $\beta$ =99となる。

図1.10(a)のようなエミッタ接地でnpnトランジスタを使用する場合,同図(b)のような静特性が得られる。ベース電流 $I_B$ =0のときには動作点は点Aとなり,コレクタ電流 $I_C$ はリーク電流しか流れない。これを遮断状態またはカットオフ状態という。つぎに,ベース電流 $I_B$ を順次増やしていくと動作点は負荷直線上を図のように移動していき、やがては点Bに達する。点Bに達すると $I_B$ を増やしても,もはや $I_C$ は増加しない。このような状態を飽和状態ま




図 1.10 npn トランジスタのエミッタ接地静特性 (( )内は数値例を示す)




図 1.11 トランジスタの飽和状態における端子間電圧

#### 1.8 エミッタホロワ

信号の振幅増幅よりも信号源のインピーダンス変換に用いられるトランジスタ回路に、図1.12に示すようなエミッタホロワ回路がある。図1.12において、入力電圧  $V_I$ が上がるとコレクタ電流、エミッタ電流が増加し、エミッタ電位  $V_O$ も上昇する。したがって、 $V_O$ は  $V_I$ より pn 接合の順方向電圧である 0.7  $V_O$ 

程度低い電圧で $V_1$ に追随する。入出力電 圧は同相(同じ方向に振れる)である。また, 出力インピーダンスはエミッタ抵抗R以下 となる。

一方, 図1.12においては,

$$I_B = (1-\alpha)I_E$$

が成立するので,入力インピーダンスは,

$$R_I = \frac{V_I}{I_B} = \frac{V_O}{I_B} = \frac{RI_E}{I_B} = \frac{R}{1 - \alpha}$$

となり、大きな値となる。ですなわち、信号の電圧振幅は変らないが、信号源としての




図 1.12 エミッタホロワ

インピーダンスを $1/\beta$ 程度に低下できるのである。あるいは、別のいい方をすれば、小さな電流 $I_B$ をその $\beta$ 倍程度の $I_E$ に増加できるのである。

#### 1.9 MOS·FET

FETとは電界効果型トランジスタ(field effect transistor)のことで、多数キャリアのみを利用するため、バイポーラ・トランジスタに対してユニポーラ・トランジスタともいわれる。FETには接合型、MOS型などがあるが、ICでは




図 1.13 nMOS FET の構造 (n+とは不純物を多く入れた n型半導体)

主としてMOS型であるので、MOS・FET について述べる。

MOSとはMetal Oxide Semiconductor(金属酸化物半導体)の頭文字を取ったもので、n チャネル MOS・FET を例にとると図1.13のような構造を持つ。すなわち、p 型半導体基板の上にソース(S)とドレイン(D)という n 型領域を埋め込み、その上に絶縁物である薄い酸化膜(oxide)を形成させ、さらにその上にゲート(G)と呼ばれる制御電極(metal)を置いた素子である。




図 1.14 MOS·FET

図1.14に示すように、ゲートとソースの間にプラスの電圧  $V_{GS}$  を印加すると P型基板の多数キャリアである正孔は表面から追い出され、その代りに表面には少数キャリアである電子が現れてくる。この部分は伝導の形が逆転しているため反転層という。このとき、ドレインとソース間にドレインがプラスとなるように電圧をかけると、反転層に現れた電子がドレインに向って流れる。すなわち、ゲートに加える入力電圧によりソース-ドレイン間の基板表面にできる反転層を制御する。これにより、ソース-ドレイン間に流れる電流が変化す

る. ソースはその伝導にかかわるキャリアを放出し、ドレインはそれを吸収する. 酸化膜は絶縁物であるからゲート電流はほとんど流れない. ただし、その厚さが薄く、静電気などにより絶縁破壊を起すことがあるのでその取扱いには注意を要する. なお、基板はソースに接続されることが多い. 明示していない場合、ソースにつながれていると考えてよい.

図 1.14 (a)は  $V_{DS}$  が大きな飽和領域(次節参照)における状態を示している。  $V_{DS}$  を小さくする(非飽和領域)と空乏層は小さくなり,誘起チャネル(反転層)はドレイン(D)まで達するようになる。図 1.14 (a)は  $V_{DS}$  が小さな非飽和領域(次節参照)における状態を示している。 $V_{DS}$  を大きくする(飽和領域)と図 1.13 のように誘起チャネル(反転層)は途中(ピンチオフ点)で消えるが,空乏層を通してほぼ一定の電流が流れる。


n チャネル MOS(nMOS) とちょうど反対に構成された p チャネル MOS (p MOS) もつくることができる。この場合の伝導多数キャリアは正孔となる。n チャネル MOS では伝導にかかわるキャリアは多数キャリアである電子である。正孔に比べて電子は移動度が大きいため,n チャネル MOS のほうが p チャネル MOS よりも動作速度の速い素子をつくることができる。 歴史的には p チャネル MOS のほうがつくりやすいため,素子の開発は n チャネル MOS に先んじて行われたが,性能を重視する集積回路では n チャネル MOS のほうがよく使われるようになってきた。


#### 1.10 nMOSの特性

MOS・FETのゲート電圧  $V_{GS}$ を変えるとドレイン電流  $I_D$ はどのように変化するであろうか。また、ドレイン電圧  $V_{DS}$  との関係はどのようになっているであろうか。これらの様子を図1.15に示す。ゲート電圧を増すとドレイン電流  $1_D$  も増すが、MOS・FETにはゲート電圧が零のときでもドレイン電流を流すことのできるデプレション型(D型)と流すことのできないエンハンスメント型(E型)とがある。なお、ドレイン電流が流れ始めるときのゲート電圧をしき


い値電圧  $V_T$ という(図 1.15(c)参照)。したがって、D型 MOS では  $V_T$ は負、E型では  $V_T$ は正となる。これらは pMOS・FET についても同様である。

ゲート電圧がしきい値電圧  $V_T$ より低いときにはドレイン電流が流れない  $(I_D=0)$ のでトランジスタは遮断状態となる.遮断領域ではチャネルが形成されていない.ゲート電圧がしきい値電圧  $V_T$ より高くなるとソース-ドレイン間にはチャネルができ,電流が流れはじめる.電流が流れている状態には図1.15(b)に示すように飽和領域と非飽和領域がある.飽和領域ではある一定値以上のドレイン電圧  $V_{DS}$ に対してドレイン電流  $I_D$ はほぼ一定となってしまう.なお,バイポーラ・トランジスタの  $V_{CE}$ ,  $I_C$ ,  $I_B$  をそれぞれ MOS・FET の  $V_{DS}$ ,  $I_D$ ,  $V_{GS}$  に対応させてみた場合,飽和と非飽和の対応がつかないが,それはバイポーラ・トランジスタでは,増幅回路としての観点から,ベース電流を増やしてもコレクタ電流がそれ以上増加しない領域を飽和状態と称し,MOS・FET では,可変抵抗としての観点から,ドレイン電圧を増やしてもドレイン電流が









(c) ゲート電圧とドレイン電流

図 1.15 nMOS トランジスタ静特性 (数値はEタイプの例)

それ以上増加しない領域を飽和領域と称しているためである。観点が異なり変化させるものが対応しないのである。

#### 演習問題

[1.1] 図1.16(a),(b)において入力  $V_I$ が各々10V,2V のパルスのとき,出力  $V_0$ を求めよ。10V,10V0 なお,トランジスタの10V0 とする.




図 1.16

- [1.2] 電流増幅率  $\beta_1$ ,  $\beta_2$ を持つトランシスタを図1. 17のように接続(ダーリントン接続)したとき、 総合の電流増幅率  $\beta$ を求めよ.
- [1.3] 図1.18(c)のような静特性を持つMOS・FET を(a)のように接続し、ゲートに5Vを与えたときの出力電圧 $V_{0a}$ を求めよ。また(b)のように外部負荷がついたときはどうなるか。






図 1.17 ダーリントン接続





 $I_D$ 

図 1.18

## 2 2 值 論 理

ディジタル回路では通常2つの状態"0"と"1"を取り扱う。2つの論理値"真" (true)と"偽"(false)、またはそれに対応する"1"と"0"およびそれらの上に定義された演算からなる体系は2値論理(binary logic)と呼ばれる。2値論理は19世紀のイギリスの数学者George Boolにちなんでブール代数(Boolean algebra)とも呼ばれる。2値論理の体系を用いると、ディジタル回路の特性をうまく表現できる。

#### 2.1 基本論理演算

2 値論理における基本論理演算には論理積、論理和、否定の3種がある。

#### (1) 論 理 積

2つの論理値AとBの論理積 (logical product) は	表 2.1	論理積の	真理值表
AND, 合接(conjunction)とも呼ばれ,	A	В	f
$f=A\cdot B$	0	0 1	0
で表される。論理積記号"・"は省略されることもあ	1 0	0	0
3.	1	1	1

論理積演算の真理値表を表2.1に示す。**真理値表**とは、論理値のいろいろな組合せに対して演算結果や関数がどのような値をとるかを記したものである。表2.1より、論理積では論理値1と1の組合せのときのみ値1をとり、他は0となることがわかる。

#### (2) 論 理 和

同じく論理和(logicalsum)は OR, 離接(disjunction) とも呼ばれ、

#### f=A+B

で表される。この真理値表を表2.2に示す。すなわち、 ともに0をとる論理値の和のみ値0となり、少なくと も一方が1をとる論理値の和は1となる.

#### 表 2.2 論理和の真理値表

A	Mino. TT 1	, ,
A	В	f
0	0	0
0	1	1
1	0	1
1	1	1

#### (3) 否定

論理値を反転させる演算である。論理値Aの否定(nega- 表 2.3 否定の真

tion)はNOTとも呼ばれ、

 $f = \overline{A}$ 

と表現される。真理値表を表2.3に示す。

理值表

A	f						
0	1						
1	. : • • 0						

#### 2.2 論理関数

論理関数(logical function)を表現するためには論理変数と論理演算記号を組 み合わせた論理式(logical equation)が用いられる。たとえば、

$$f(X, Y) = X + Y \tag{2.1}$$

$$f(X, Y, Z) = X \cdot Y + Z \tag{2.2}$$

$$f(X, Y, Z) = (X+Y) \cdot Z \tag{2.3}$$

などは論理式・論理関数である。ここでの 演算は、式(2.2)のように論理積と論理和 がある場合、 論理積が先に行われ、 つぎに **論理和演算が行われる。また、式(2.3)の** ようにカッコがある場合はカッコ内演算が 先に行われる。


表 2.4 双对性

論理積	論理和	否 定
$0 \cdot 0 = 0$ $0 \cdot 1 = 0$ $1 \cdot 0 = 0$ $1 \cdot 1 = 1$	1+1=1 1+0=1 0+1=1 0+0=0	0 = 1 T = 0

ある論理関係において、0と1、論理積と論理和を置き換えてできる論理関 係をもとの論理関係の双対(dual)という。論理積と論理和の間には表2.4のよ うな双対性(duality)がある。また、否定には自己双対性がある。

#### 2.3 ペン図

ベン図(Venn diagram)とは図2.1に示すように、矩形領域を全世界とし、そのうちある論理関数が真となる領域を色をつけて示したものである。ベン図を用いると論理関数の性質が視覚的にわかりやすくなる。



#### 2.4 定 理

ブール代数におけるいくつかの定理を以下に列挙しておく。

定理 1  $A \cdot A = A$ 

A+A=A

定理 2 A·0=0

A + 1 = 1

定理 4  $A \cdot (A+B) = A$ 

定理 5 
$$A \cdot (\overline{A} \cdot B) = 0$$
  $A + (\overline{A} + B) = 1$  定理 6  $A \cdot (\overline{A} + B) = A \cdot B$   $A + \overline{A} \cdot B = A + B$  定理 7  $\overline{A} \cdot B = 0$  かつ  $\overline{A} + B = 1$  ならば  $A = B$  である. 定理 8  $(A \cdot B) \cdot C = A \cdot (B \cdot C)$   $(A + B) + C = A + (B + C)$  計論  $\overline{A \cdot B} = \overline{A} + \overline{B}$   $\overline{A \cdot B} = \overline{A} + \overline{B}$   $\overline{A \cdot B} = \overline{A} \cdot \overline{B}$  ド・モルガンの定理  $\overline{A \cdot B} = \overline{A} \cdot \overline{B}$  ド・モルガンの定理  $\overline{A \cdot B} = \overline{A} \cdot \overline{B}$  に  $\overline{A \cdot B} = \overline{A \cdot B} = \overline{A} \cdot \overline{B}$  に  $\overline{A \cdot B} = \overline{A \cdot B} = \overline{A} \cdot \overline{B}$  に  $\overline{A \cdot B} = \overline{A \cdot B} = \overline{A} \cdot \overline{B}$  に  $\overline{A \cdot B} = \overline{A \cdot B} = \overline{A \cdot B}$  に  $\overline{A \cdot B} = \overline{A \cdot B} = \overline{A \cdot B}$  に  $\overline{A \cdot B} = \overline{A \cdot B} = \overline{A \cdot B}$  に  $\overline{A \cdot B} = \overline{A \cdot B} = \overline{A$ 

#### 最小項と最大項 2. 5

n変数の場合の変数値のとり得る値の組合せは $2^n$ 通りある。すべての変数 またはその否定の論理積をとったものを最小項、また論理和をとったものを最

0

大項という、いま、3変数 X, Y, Zの 場合について考えてみると、最小項、 最大項は各8個あり、表2.5のように なる。最小項をベン図表示すると図 2.2のようになる。 また、最大項は全 体から1個の最小項を取り除いたもの になっていることがわかるであろう. たとえば,

変数値 X Y Z 最 小 項 最 大 項  $\bar{X} \cdot \bar{Y} \cdot \bar{Z} = m_0$  $\bar{X} + \bar{Y} + \bar{Z} = M_0$ 0 0 0  $\overline{X} + \overline{Y} + Z = M_1$  $\overline{X} \cdot \overline{Y} \cdot Z = m_1$ 0 1  $\bar{X} \cdot Y \cdot \bar{Z} = m_2$  $\bar{X}+Y+\bar{Z}=M_2$ 0 1 0

表 2.5 最小項と最大項

 $\overline{X} + Y + Z = M_3$  $\bar{X} \cdot Y \cdot Z = m_3$ 0 1 1  $X+\overline{Y}+\overline{Z}=M_4$  $X \cdot \overline{Y} \cdot \overline{Z} = m_4$ 1 0 0  $X+\overline{Y}+Z=M_5$  $X \cdot \overline{Y} \cdot Z = m_5$ 1 0 1  $X \cdot Y \cdot \overline{Z} = m_6$  $X+Y+\overline{Z}=M_6$ 1 1 0  $X + Y + Z = M_7$  $X \cdot Y \cdot Z = m_7$ 1 1 1

$$M_2 = \overline{X} + Y + \overline{Z} = \overline{m}_5 \tag{2.4}$$

であるから、 $M_2$ は全体から  $m_5$ を取り除いた領域である(図2.3参照). 一般には、ド・モルガンの定理を使って最小項と最大項にはつぎの関係があることがわかる.

$$\begin{cases}
\bar{m}_k = M_{(2^n - 1) - k} \\
\bar{M}_k = m_{(2^n - 1) - k}
\end{cases}$$
(2.5)

また、 $k \neq l$ のとき、

$$\begin{cases}
 m_k \cdot m_l = 0 \\
 M_k + M_l = 1
\end{cases}$$
(2.6)

となる。なぜなら、異なる2つの最小項または最大項には少なくとも1つの変数の真と偽が含まれているからである。




図 2.2 最小項のベン図




図 2.3 最大項 M2= m5

#### 2.6 標準形

論理関数が論理変数の積の和の形で表されるものを**積和形**(sum of products form)といい。とくに、各積がすべての論理変数またはその否定からなる最小項である場合、その論理関数を加法標準形(disjunctive canonical form)または標準積和形(standard sum of products form)という。たとえば3変数X, Y, Z

の論理関数の加法標準形の例は、

$$f(X, Y, Z) = \overline{X}YZ + XYZ + \overline{X}\overline{Y}Z + XY\overline{Z}$$
 (2.7)

である.

加法標準形を求めるには、真理値表において関数値が1になるときの変数値が1のものはそのまま、0のものは否定をとって最小項を求め、それらの論理和をつくればよい。

【例】	表 2.6	真理值表
表 $2.6$ に示される真理値をとる関数 $f(X,Y,Z)$ の加	変数値 X Y Z	関数値 f(X, Y, Z)
法標準形は,	0 0 0	0
$f(X, Y, Z) = \overline{X}\overline{Y}Z + X\overline{Y}Z$	0 0 1	1
	0 1 0	0
$+XY\overline{Z}+XYZ$	0 1 1	0
	1 0 0	0
で与えられる。	1 0 1	1
一方, これと双対な形として, 論理関数を論理変数	1 1 0	1
7,	1 1 1	1
の和の積の形で表す表し方がある。これを和積形(pro-		

duct of sums form) と呼ぶ、とくに各和が最大項になっているものを乗法標準形(conjunctive canonical form) または標準和積形(standard product of sums form) と呼ぶ、たとえば、

$$f(X, Y, Z) = (X + \overline{Y} + Z) \cdot (X + \overline{Y} + \overline{Z}) \cdot (\overline{X} + Y + Z)$$

は3変数関数の乗法標準形である。

乗法標準形をつくるには、真理値表において関数値が0となる変数の値の組合せを取り出し、その中で変数値が0のところはそのまま、1のところはその否定をとり、それら全部の論理和(すなわち最大項)をつくり、さらにそのような論理和の積をとる。これが乗法標準形である。

#### 2.7 カルノー図とベイチ図

上で得られた標準形は項の数が多く、そのまま論理回路で実現するには煩雑で冗長なことが多い。そこでこれを簡単化する手法について述べる。以下には

加法標準形の簡単化のみ記すが、双 対性を利用すると乗法標準形の簡単 化にも適用できる.

まず、ベイチ図、カルノー図のつ くり方を説明する(図2.4参照)、べ イチ図(Veitch diagram)はベン図の 領域を主す目にかえたものである. カルノー図(Karnaugh diagram)は ベイチ図の領域名の代りに論理値を 各ます目につけたものである。この とき, 隣り合うます目につけた各論 理値は1個しか異ならないようにす る。カルノー図では上端と下端、右 端と左端は隣接していると考える.




図 2.4 ベイチ図, カルノー図とベン図

このようにしてつくった1~6変数の場合のカルノー図のます目を図2.5に示 す. 5変数以上になると立体的になるので、それを平面に展開した形で書く つぎに、関数値が1の最小項に対応するます目に1を記入する。それ以外のま す目は空白のまま、または0を記入しておく.

ここで、カルノー図を用いて論理関数を簡単化する方法について記す。ま ず、カルノー図上で1が隣接するます目は $1\times2$ 、 $2\times1$ 、 $2\times2$ 、 $1\times4$ 、 $4\times4$  な ど、 $2^m \times 2^n (m, n=0, 1, 2, \cdots)$ の単位でまとめる。その統合は重複してもよい。ま た。左右および上下の境界は反対側とつながっているとして考える。その例を 図 2.6 に示す。このようにすると、その統合枠内には真・偽をともに含む変数 があり、したがってその変数は消去することができる。たとえば、2個の1の 組からは1個の変数を、4個の1の組からは2個の変数を、8個の1の組から は3個の変数を消去することができる。変数を消去したのち、1または1の組 に対応する論理積の和をつくれば論理関数の簡単化ができる 図2.6の場合. もとの加法標準形,

#### 2 2 值 論 理





図 2.5 1~6 変数のカルノー図



#### 2.8 クワインーマクラスキの方法による論理式の簡単化

本節では図によらずに、論理式を加法 表 2.7 クワインーマクラスキの方法におけ 標準形で表したとき最大項を順次まとめ ていくことにより簡単化を行うクワイン ーマクラスキの簡単化の方法について記 す。この方法は変数が多くても扱え、か つ計算機で処理するのに適している.

例として,

る項のまとめあげ

	(	(a)		(b)		
(1)	$\bar{X}$	$\vec{Y}$	$\bar{Z}$	$\overline{X}$ $\overline{Y}$ A		
(2)		$\overline{Y}$ $Y$	_	\(\bar{X}\) \(\bar{Z}\)B \(\bar{Y}\) \(\bar{Z}\)C		
(3)		$\overline{Y}$ $Y$	_	Y Z D		
(4)	X	Y	Z	<i>X Y</i> F		

 $f(X, Y, Z) = \overline{X} \overline{Y} \overline{Z} + \overline{X} Y \overline{Z}$ 

 $+\bar{X}YZ+\bar{X}\bar{Y}Z+XY\bar{Z}+XYZ$ 

(2.10)

を考える。表2.7(a)列のように加法標準形における項を否定形の個数の多い ものから順に(1)~(4)にグループ分けする。このとき、隣り合うグループか ら1個ずつ項を取り出し、それらの和をとることにより(b)列のように変数が 減った項A~Fをつくる。同じ項は何度使われてもよい。つぎに、(a)列を列 項目, (b)列を行項目とする表2.8をつくり, (b)に含まれる(a)の個所に○ 印をつける。そして、すべての(a)が含まれるように(b)を選択する(◎印). このようにして簡単化した,

 $f(X, Y, Z) = B + C + F = \overline{X}\overline{Z} + \overline{Y}Z + XY$  (2.11)

が得られる。一般に、簡単化の結果は唯一とは限らない。 また、多変数の場合

表 2.8 クワインーマクラスキの方法における項の選択

	p-4 -						
(b)	$\overline{X}\overline{Y}\overline{Z}$	$\bar{X}\bar{Y}Z$	$\bar{X} Y \bar{Z}$	$X \overline{Y} Z$	$XY\overline{Z}$	XYZ	選択された項
A	0	0					
В	0		0				0
C		0		0	·		0
D			0		0		
E				0		0	
F					0	0	0

には簡単化した結果得られた項のいくつかをさらに簡単化するというように何 段階かに分けて簡単化を行う.

#### 演習問題

- [2.1] 表 2.9 に示す真理値を 2.3 変数関数 f(X, Y, Z) の加法標準形および乗法標準形を求めよ、
- [2.2] カルノー図を用いて  $f(A,B,C)=\overline{ABC}+\overline{ABC}+AB\overline{C}+AB\overline{C}+ABC+A\overline{B}C$  を簡単化せよ
  - [2.3] クワイン―マクラスキの方法により、
    - (1)  $f(X, Y, Z) = \overline{X}\overline{Y}Z + \overline{X}Y\overline{Z} + \overline{X}YZ + X\overline{Y}Z$
    - (2)  $f(X, Y, Z) = \overline{X} \overline{Y} \overline{Z} + \overline{X} \overline{Y} Z + X \overline{Y} \overline{Z} + X \overline{Y} Z + X \overline{Y} Z + X \overline{Y} Z + X \overline{Y} Z$

を簡単化せよ。

	æ.	2. 9	具生胆衣
変 X	数 Y	値  Z	関数値 f(X, Y, Z)
0	0	0	1
0	0	1	. 0
0	1	0	1
0	1	1	1
1.	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0

## 3 集積回路


#### 3.1 集積回路の種類

集積回路は1つの半導体基板上にすべての回路を構成することが多い。これをモノリシック集積回路(monolithic integrated circuit)と呼ぶ。単に集積回路とかICといえばこれを指す。それに対して、セラミック等の基板上に能動回路チップやコンデンサ、印刷(10μmくらいの厚膜)もしくは蒸着(0.1μm以下の薄膜)された抵抗などの受動素子を混ぜて構成した集積回路はハイブリッド集積回路(混成集積回路: hybrid IC)と呼ばれる。本書では主としてモノリシック集積回路について述べ、ハイブリッドICについてはふれない。

モノリシック IC は通常シリコン基板上に構成される。その基本となるトランジスタにはバイポーラ・トランジスタと MOSトランジスタがある。バイポーラ・トランジスタを使用するバイポーラ IC には回路構成により TTL, ECL, I<sup>2</sup>L 系がある。MOSトランジスタを使用する MOS IC には P チャネル MOS (p MOS), p ルクンジスタを使用する MOS (p MOS), p ルクンジスタを使用する MOS (p MOS)がある。これ以外に、最近高速性にすぐれた新しい半導体材料として**ガリウムヒ素(GaAs)**を用いた素子が開発されてきているが、シリコンのように安定した絶縁膜が得られにくいため加工性に問題があり、普及には時間がかかると思われる。以上の分類に従った IC の種類分けを図 3.1 に示す。

IC評価の大きな要素は動作速度,消費電力,集積度である.動作速度は基本的なゲート素子(たとえばインバータ)1個の入出力間の信号伝播遅延時間

 $t_{pd}$ で表される。なお,遅延時間は振幅の50%の時間で計る。一般に動作速度は速いほど性能が高い。消費電力は基本ゲート素子1個の消費する電力Pで,消費電力は小さいほどよい。一般に動作速度を上げようとすれば消費電力は増






図 3.2 ICのゲート当りの消費電力と伝播遅延時間

加する傾向にある。そこで、両者を合わせて評価するため、電力遅延時間積(PT積または $Pt_{pd}$ 積)が使われる。これは小さいほどよい。図3.2に各種デバイスのゲート遅延時間、ゲート消費電力を示す。

TTL系に比べ、MOS系は速度や負荷駆動力の点では劣る場合も多いが、消費電力の点で優れている。ECLは消費電力が大きいが動作速度が速く、高速性が要求される場合に使われる。CMOS/SOS(CMOS silicon on sapphire)は通常のCMOSより消費電力は大きいが動作速度は1桁ほど速い。GaAsはCMOSに比べて消費電力が大きいが、高速性に非常にすぐれている。

#### 集積度による分類

1つのチップ中に何個の抵抗やトランジスタなどの素子(またはゲート数)を含むかで集積回路は以下のような区分に分けられる。

チップ当りの集積度 区分 ~100 素子または~10 ゲート 小規模集積回路SSI (small scale integration) 100~1000 素子(10~100 ゲート) 中規模集積回路 MSI (medium scale integration) 1000~105 素子(100~104 ゲート) 大規模集積回路 LSI (large scale integration) 超大規模集積回路 VLSI 10<sup>5</sup>~10<sup>7</sup>素子(64kbit DRAM, 16kbit SRAM以上) (very large scale integration) 超超大規模集積回路 ULSI 素子(16Mbit DRAM,  $10^{7}\sim$ 4Mbit SRAMULE) (ultra VLSI)

#### 3.2 正論理・負論理

ディジタル回路では高い電圧(H)と低い電圧(L)の2つの電圧レベルで2つの状態を表す。このとき、高い電圧を論理"1"に、低い電圧を"0"に対応させる方法を正論理という。逆に、高い電圧を論理"0"に、低い電圧を"1"に対応させる方法を負論理という。 すなわち、

	電圧レベル		論理	
正論理	高(H)	<del></del>	"1"	
(high active)	低(L)	<del></del>	"0"	
負論理	高(H)	$\longleftrightarrow$	"0"	
(low active)	低(L)	$\longleftrightarrow$	"1"	

であり、物理的な性質であるH,Lを論理的な記号0と1に対応させるやり方が正論理/負論理である。

なお、MIL記法では、素子の入出力端子が low active(Lが意味を持つ;負論理) であることを表すため〇印を使う。回路の意図を明確にするため、原則として〇印は〇印と接続される。図3.3に例を示す。同図(b)において、ラインlのところは負論理であるが、論理的には同図(c)と全く同じものを表す。〇印同士の対応がついている(b)の論理関数を求める場合、(c)のように〇印を無視して求めればよい。




図 3.3 MIL 記法(出力はすべて f=XY+Z.(a)と(b), (c)は同じ論理関数を表すが, (b),(c)のほうがより好ましい。同じく(e)は(d)より好ましい。)

#### 3.3 ファンインとファンアウト

ファンイン(fan in)とは1個のICに接続できる入力数であり、ファンアウト(fan out)とは1個のICが駆動できる出力数である。これらは各々、扇(fan)のようにICに入っていく、または出ていく形からその名が由来している。ファンインはICのピン配置を見れば容易にわかる。ファンアウトは素子の流せる出力電流と次段素子の入力電流の比をHレベルとLレベルについて求め、それらの小さい方として直流的には決まる。しかしながら、とくにCMOSにおいては直流的なファンアウトは大きくても、その結果容量性負荷が増えると遅延時間が大きくなるので、高速動作が要求されるときにはこの面からも制限をうける。

#### 3.4 ダイオード論理回路

図3.4のようにダイオードを接続すると、ダイオードの導通特性によりANDゲートやORゲートができる。ただし、ダイオードだけでは増幅作用を持たないため、多段につなげることはできない。

そこで、ダイオード論理回路の後にトランジスタをつけたDTL(diode tran-




図 3.4 ダイオード論理回路

sistor logic) IC が現れたが、現在では次節にのべる TTL にとって代られた。

# 3.5 T T L

**TTL**(transistor transistor logic)はダイオードの働きをトランジスタのベース・エミッタ,あるいはベース・コレクタに置き換えたものである。図3.5に2入力 NAND TTL IC の内部等価回路を示す。入力段トランジスタ $Q_1$ は**マルチエミッタ**・トランジスタとなっており、ダイオード論理回路とシングルエミッタ・トランジスタの組合せ(DTL)より高速動作が可能である。図3.5の入力部のダイオードは入力電圧が負になることを防ぐ保護ダイオードであり、論理操作と直接関係はない。AND機能はマルチエミッタが持っている。この回路の働きを説明する。




図 3.5 2入力 NAND TTLゲート

入力がいずれも H レベル、たとえば 3.7 V になった場合を考える。このとき、トランジスタ  $Q_1$  にはエミッタとコレクタの原理的対称性に従って、図 3.6 のようにベース電流  $i_t$  が流れ、またエミッタ – コレクタ間にもわずかではあるが電流  $i_t$  が流れる。この  $i_t$  +  $i_t$  によりトランジスタ  $Q_2$  が導通する。 $Q_2$  の ON に従って  $Q_4$  も ON になる。一方、 $Q_3$  はベース電位が低いため OFF となる。このときのおよその各部の電圧は図 3.6 に示されている。これはトランジスタ 導通時のベース – エミッタ間電圧約 0.7 V,コレクタ – エミッタ間電圧約 0.2 V から得られる。このときの出力は 1.5 にのときる。

つぎに、入力の一方がLレベル、たとえば0.2Vになった場合を考える。このとき  $Q_1$  は図3.7のように導通するので  $Q_1$  のコレクタは低インピーダンス状態・低電位状態となる。そして  $Q_2$  のベースに蓄積された過剰キャリアを引き出す。これにより  $Q_2$  は急速に OFFとなり高速動作が可能となる。  $Q_2$  が OFFとなる結果、 $Q_3$  は ON、 $Q_4$  は OFFとなり出力端には H レベルが出力される。 入力端子がともに L レベルになっても動作は同じである。このことから、マルチエミッタ・トランジスタは AND 特性を持つことがわかる。




図 3.6 入力がともに高レベルの時




図 3.7 入力の少なくとも一方が低レベルの時

このICはHH入力に対して出力はLとなるのでANDの否定という意味で一般にNANDゲートと呼ばれるが、これは入出力をともに正論理としたときの名称である。表3.1にその対応を示す。同表(b)のように、入力を正論理、出

力を負論理で考えるとこのゲートはANDの働きをする。また入力を負論理、 出力を正論理とするとORとなる。

表 3.1 2入力 NAND の入出力(A, Bは入力, \*は負論理)

(a)物理的関係					
A $B$	出力				
нн	L				
H L	Н				
L H	H				
Lg' L	5.H				

正論理のとき)						
A	В	AND*	NAND			
1	1	1	0			
1,	0	0	1			
0	1	0	1			
0	0	0	1			

(b)論理的関係(入力が

坦	のとき	(5)	
A*	<i>B</i> *	OR	NOR*
0	0	0	1
0	15	.1	0
1	0	1	0
1	1	[ <b>(1</b>	0

(c)論理的関係(入力が負論

# 3.6 TTLの特性

TTLの出力段トランジスタの接続は図3.8(a)のようになっており、同図(b)と等価な働きする。TTLではファンアウトを大きくするため、標準的には同図(a)のようなトーテンポール形出力回路を使用している。これにより、出力トランジスタ $Q_4$ がOFF(出力がHレベル)のときの出力インピーダンスが $Q_3$ の ONで低くなり、出力端子につながれた容量性負荷への充電を高速に行い、高速動作ができるようになっている。ダイオード D は $Q_4$ が ON のとき pn 接合の導通時電位差(およそ0.6 V)を利用して $Q_3$ のエミッタ電位を上げ、 $Q_3$ 





図 3.8 TTLの出力段と等価回路

を OFF に保つようにするためのもので ある. なお, ダイオードを使用せず, その代りトランジスタ2個をエミッタホ ロワで縦続接続するTTL ICもある ト ーテンポール接続のQ3とQ4は出力のL, Hに従ってどちらか一方のみ導通するよ うになっているが、出力がしから日に切 り換るときに過渡的に数十mAのパルス 電流が十数 nsの時間流れる。これは、ト ランジスタ Qa は飽和しているのでキャ 図 3.9 TTLゲートの入出力特性



リア蓄積時間だけOFFになるのが遅れるのに対し、トランジスタQ3はエミッ タホロワですぐに導通するからである。このパルス電流は電源ラインを通して 他のラインのスペイク雑音となり妨害を与えるので、電源ラインにバイパス・ コンデンサを挿入してそれを吸収する必要がある。例として、ボードごとに10 ~100uF タンタルコンデンサ 1 個または同容量電解コンデンサと 0.1uF マイラ コンデンサの組1つをつけ、さらにIC 5~6個につき1つ0.1~0.01μFのセラ ミックコンデンサをつける

標準 TTL (略号は N) ゲートの入出力等の特性を 図 3.9 および 3.10 に示す。 図3.10の表より、標準 TTL 同士を接続した場合のファンアウトは、

## (i) 出力がHの場合




図 3.10 標準 TTL ゲートの特件

ファンアウト = 
$$\frac{I_{OH}}{I_{IH}}$$
 =  $\frac{0.4 \text{mA}}{40 \mu \text{A}}$  =  $10$ 


(ii) 出力がLの場合

ファンアウト = 
$$\frac{I_{OL}}{I_{IL}}$$
 =  $\frac{16\text{mA}}{1.6\text{mA}}$  = 10


の小さい方(今はたまたま同じであるが)をとって,ファンアウトは10である.

一般にトランジスタを飽和させて使うと遅延時間が増加する原因となる。そこでこの飽和を浅くして遅延時間を小さくしようとする TTL が考案された。それは **Schottky TTL**(**S-TTL** と略)である。 S-TTL では図3.11に示すような **SBD**(Schottky barrier diode) でクランプされたトランジスタを使う。 SBD は 金属と半導体との接触によって生ずる電位障壁を利用したダイオードであり、

- (i) 順方向電圧が0.3 V 位で低く,
  - (ii) 多数キャリアによる伝導を利用しているためキャリア蓄積現象がなく スイッチング動作が速い,
  - (iii) 製法上もコレクタの金属配線をベース領域に接触させるだけでよく特



(a) SBD クランプトランジスタ回路



(b) 通常のトランジスタ (c) SBD クランプトラン の飽和電圧 ジスタの飽和電圧

図 3.11 SBD クランプトランジスタ

別な製造工程を必要としない。

などの特徴を持つ。このSBDを図3.11(a)のように接続したとき、ベース電圧が上がり、コレクタ電流が流れコレクタ電圧が下がって、コレクタ電圧とSBDの導通電圧(約0.3V)の和がベース-エミッタ間の導通電圧(約0.7V)より低くなるとベースへ流れるべき電流がSBDを通してコレクタ側へ分流し、ベース電流は過剰とならずトランジスタはちょうど飽和する程度に保たれる。S-TTLゲートの特性は伝播遅延時間3ns、消費電力19mW、直流的な特性は標準TTLと同じである。これらは表3.1にまとめられている。

S-TTLでは伝播遅延時間は改善されたが消費電力が増加している。そこで実用的にはS-TTLの消費電力を小さくした**LS-TTL**(low power S-TTL)がよく使われる。この消費電力は2mW,伝播遅延時間は9.5 nsである。さらに、S-TTLやLS-TTLを微細加工技術でつくった **AS-TTL** (advanced S-TTL)や **ALS-TTL**(advanced LS-TTL)がつくられている。とくに ALS-TTLは消費電力1mW,伝播遅延時間4nsであり、標準TTLより消費電力20mW,伝播遅延時間1.5 nsである。

			, , , , , , , , , , , , , , , , , , , ,	19 (	7. ><1.2>	
	遅延時間	消費電力	出 力 電 流[mA]		入力 電流	
	(ns)	(mW)	$I_{OH}$	$I_{OL}$	$I_{IH}$	$I_{IL}$
標準 TTL	10	10	0.4	16	40 μ <b>A</b>	1.6mA
S-TTL	3	19	0.5	20	50 μA	2. 0 mA
LS-TTL	9.5	2	0.4	8	20 μA	0.36 mA
HS-CMOS A-CMOS	9* 5	1. 2** 1. 2**	4 24	4 24	$1 \mu A$ $1 \mu A$	$1 \mu A \ 1 \mu A$

表 3.1 74シリーズ TTL、CMOS の特件 (\*15 pF 負荷。\*\*1 MHz)

# 3.7 E C L

ECL (emitter coupled logic; エミッタ結合ロジック)は別名 CML (current mode logic; 電流切換形論理回路)とも呼ばれ、非飽和形論理回路 である。こ

の回路の特徴はトランジスタを飽和させないで使用するため、伝播遅延時間  $t_{pd}$  は 0.5~2 ns と速いが、消費電力は 30~60 mW/ゲートとなっており、発熱が大きい。また、雑音余裕は 0.5 V ぐらいで TTL の 1 V に比べて小さく、雑音に対して弱い。




図 3.12 ECL(原理)

ECL は図 3.12 に示すように、左右のトランジスタのいずれかに常に電流を流しておき、左の入力信号によりこの電流を左右のトランジスタの間で切り換える。これによりスイッチング動作を行う。非飽和で動作させているため蓄積時間の影響がなく、高速で動作させることができる。基準電圧は入力電圧の高レベルと低レベルの中間に設定する。基準電圧は内部でつくることもできる。そのような回路例を図 3.13 に示す。また、 $V_{CC}$  をグランドレベルにし、 $V_{EE}$  に負電圧をかけたときの入出力特性を図 3.14 に示す。




図 3.13 ECLゲート回路

ECLゲートは高速であり、単体として 市販されているが、実際には雑音余裕が 少ないなどの理由によりECLよりも AS -TTLなどを使う傾向にある。ECLは汎 用よりもむしろ超大型計算機など高速性 を要求される回路に専用LSIとして使用 したほうがその特長を発揮しやすく、そ のような使用法が多い。




図 3.14 ECL ゲートの入出力 ( $V_{CC}$ =GND,  $V_{EE}$ =5.2V,・動作点,  $^{\circ}$ 高  $\nu$  ベル= -0.8V, 低レベル=-1.6V)

# 3.8 nチャネル MOS IC

インバータ回路を nMOSトランジスタでつくることを考えよう。MOSトランジスタの ON 抵抗は数  $k\Omega$  であるので、ドライバ MOSの ON 時の出力電圧 (ドレイン電圧)を十分低く保つには負荷抵抗値を数十 $k\Omega$  にしなければならない(図 3.15(a)参照)。このような高抵抗を拡散抵抗を用いて IC 上に実現することは難しい。そこで、nMOS を負荷に使うことを考える。MOSトランジスタなら任意の抵抗値にコントロールするのは簡単である。ただし非直線性を持




図 3.15 MOSインバータ

E/D nMOS(図 3.15(c))ではドライバMOSがOFFのときの H 出力は電源電圧  $V_{DD}$  まで上がり、信号振幅が大きく、かつターンオフ時間も速くなる。負荷 D nMOSのゲートはソースと結ばれており、ゲート-ソース間電圧  $V_{GS}$  は零であり、定電流特性(図 3.16)を持つ。すなわち、浮遊容量等の負荷容量を十分高い電圧まで一定の電流で短時間に充電することができ、E/E形よりターンオフ時間が短くなっている。一方、ターンオン時間はドライバ・トランジスタの特性で決まるため<math>E/E、E/D形ともに同じ位の速さである。したがって、総合的にはE/D形のほうがE/E形よりすぐれており、よく使われる。

E/Dタイプ nMOS は高速動作が可能で、かつ大規模集積が可能なため、マイクロプロセッサや大規模メモリはほとんどこのタイプである。




図 3.16 E/D nMOS インバータの負荷曲線と動作点

## 3.9 C M O S

インバータにおいてドライバ nMOSトランジスタの負荷として図3.17(a) に示すように逆のpMOSトランジスタを使ったものが CMOS (complementary MOS; 相補形 MOS) である。このようにすると図3.17(b)に示すようにpMO Sまたは nMOS のいずれかが ON のとき他方は OFF 状態となる。 OFF 状態のとき電流はほとんど流れないから,回路自体は直流状態では電力をほとんど消費しない。しかし入力電圧が変化して出力が反転する過渡的な状態では pMOS, nMOSともに ONとなり,一時的に電流が流れてしまう。また負荷の容量成分に対しても充放電が p, n両トランジスタによって行われるので負荷駆動能力は大きい。消費電力はこれらの理由によりスイッチング回数にほぼ比例する。以下に CMOS の特長,問題点を列挙する。

#### (1) CMOSの特長

- (i) 電源の動作範囲が広く3~16Vであり、1.5V位でも動作可能とする ことができる。TTLの場合は $5V\pm10\%$ で非常に狭い。




図 3.17 CMOSインバータ

- (iii) 入力電圧を上げていった場合,出力が反転する点(しきい値電圧 $V_{inT}$ )がほぼ電源電圧 $V_{DD}$ の半分であり,その傾きは急峻である。したがって,雑音余裕度が大きい。
- (iv) 消費電力がたとえば $10\mu W/$ ゲートと非常に小さい。
- (v) 入力制御のための電流をほとんど流す必要がないので出力のファンアウトを多くとることができる.
- (vi) バイポーラと組み合わせることにより、同一基板上にアナログ回路と ディジタル回路を共存させることが可能となる.

# (2) 問題点・留意点

- (i) MOS-ICは半導体基板の表面方向にそって形成されるため、ドレイン -ソース間のON抵抗を小さくすることが難かしく、縦形のバイポーラ と比較してスイッチング特性が悪い。
- (ii) pMOS, nMOS 異なるものを組み合わせているため、たとえばn形基板中にp形領域(pウェル)を形成し、その中にpMOS h ランジスタをつくらねばならない。したがって素子間隔がつめられず、集積度を上げられない。
- (iii) 過渡電流:静的にはリーク以外に電力を消費せず電力消費は非常に少ないが、図3.18のように入力パルスが鈍っていると出力反転時に一時的にp,n両MOSがONとなり、過渡電流が流れ、かなり電力を消費する。また、図3.19に示すように次段CMOSのゲート容量も含め、浮遊容量などの容量性成分が多いと出力の立ち上りでpMOSから負荷容量へ




図 3.18 CMOSの出力反転時過渡電流




図 3.19 CMOSの消費電力

充電電流が流れ、立ち下りで放電電流が負荷容量からnMOSへ流入する。このため、入力パルスの繰り返し周波数が増加すると消費電力も増加する。

(iv) 絶縁破壊:ゲートのSiO<sub>2</sub>絶縁膜は絶縁性が非常によいため、入力インピーダンスが高く、静電気(容易に数




図 3.20 CMOSの絶縁破壊保護回路

万V)による電荷がゲートに加わると絶縁破壊を起す。MOS酸化膜の絶縁破壊電圧はせいぜい100V程度である。一度絶縁破壊を起すと回復不可能なため、入力端子と出力端子にはツェナーダイオード(降伏電圧20V程度)と抵抗をつけて保護する(図3.20参照)。

(v) ラッチアップ: CMOSにおいては、入力パルスに重なった雑音電圧やオーバシュート、アンダシュートにより、 $V_{DD}$ より+0.3V以上、またはGND電位より-0.3V以下になると、ICの $V_{DD}$ とGND間に過渡電流が流れ、入力を取り除いても切れず、 $V_{DD}$ 電源を一度切らないとも

とに戻らなくなる。これをラッチアップといい、CMOSの構造上、寄生のバイポーラ・トランジスタが形成され、その正帰還結合による現象でスイッチング素子であるサイリスタと同じ原理で生じる。ラッチアップが起こると素子をいためたり壊したりすることもある。構造的にラッチアップが起こりにくいよう工夫されてはいるが、完全に防止されているわけではないので異常電圧が加わらないよう保護抵抗(数 $k\Omega$ )、保護ダイオードを入出力回路へ入れたり電流制限抵抗(数百 $\Omega$ )を電源ラインへ入れるなどの保護対策を必要に応じて行う。

# 3.10 MOS 論理回路

本節ではMOS ICのうち、よく使われるE/D nMOSとCMOSによる論理回路構成法について比較してみよう。

# (1) NAND回路

図3.21(a)に示されるように nMOS では E形 nMOS 1 と 2 が直列に接続されており、入力 A, B がともに H レベルのときのみ ON となり出力は L レベルとなる。 負荷の D nMOS は負荷抵抗の役目を果しているだけであるから 1 個でよい。一方、 CMOS の場合、 負荷を入力状態により切り換える必要がある。 すなわち、入力 A, B のうち少なくとも一方が L レベルのとき、 負荷の pMOS を ON(出力は H レベル)にしなければならない。 したがって、 図のように負荷 pMOS が並列に入っている。 すなわち、 CMOS では入力 1 個に対してドライバ MOS トランジスタとそれと対の負荷 MOS トランジスタ各 1 個がいることになる。一方、 nMOS では負荷トランジスタは 1 個だけでよいから、入力数が多いとき nMOS のほうが CMOS より素子数の点で有利となる。

# (2) NOR回路

図3.21(b)に示されるように、nMOS、CMOSともにドライバ・ドランジスタは並列に並べるが、NANDの場合と同じくnMOSでは負荷トランジスタ1個ですむのに対し、CMOSでは入力の数と同じだけ負荷トランジスタが要る.

#### (3) CMOSトランスミッション・ゲート

CMOS では pMOS と nMOS を並列に並べること により、双方向性を持った ゲートができる。これをトランスミッション・ゲート と 呼ぶ。図 3.22 において、 $\phi$  が高レベルのとき p, n 両トランジスタともに ON となり、数百  $\Omega$  程度の




図 3.21 nMOS と CMOS 論理回路




図 3.22 CMOSトランスミッション・ゲート

低抵抗で左右両端子間がつながる。ゆが低レベルになると両トランジスタとも に OFF となり、両端子間は切り離される。

## 演習問題

[3.1] 74シリーズ TTL および HS-CMOS の標準的な入出力電流は表 3.2 に示すよう た値である.

表 3.2 74シリーズ 10 の人口 7 电流					
	入 カ	電流	出 力	電一流	
	$I_{IL}$	$I_{IH}$	$I_{OL}$	$I_{OH}$	
標準 TTL	1.6mA 0.4mA	40 μA 20 μA	16mA 8mA	0.4 mA 0.4 mA	
LS-TTL HS-CMOS	U. 4 IIIA	,	4 mA	4 mA	

表 3.9 74シリーズ IC の入出力電流

- (1) LS-TTLで標準TTLを駆動する場合
- (2) HS-CMOSで標準 TTL を駆動する場合

のファンアウトを求めよ。ただし, インタフェース上必要となるプルア ップ抵抗に流れる電流は無視してよ いとする

- 「3.2] 等価回路が図3.23で表さ れる TTL IC の出力Yの論理式を,
  - (1) 入出力とも正論理の場合に ついて求めよ. その理由も記せ.
  - (2) また入出力とも負論理の場 合, どうなるか,
- [3.3] CMOS の特徴を TTLと比 較して2点述べよ.
- [3.4] 0~15V のパルスで標準 TTL を駆動するため、図3.24のような回路 を作製したが作動しなかった. どのよ うに変更すればよいか。




図 3.23




図 3.24

# 4 汎用基本 IC

ICを使用して回路を組む場合、通常は既製の汎用ICを使用する。一方、同一の回路を多量に組む場合にはセミカスタム(半既製品)のゲートアレイやフルカスタム(注文品)の専用IC等を使用することが多くなる。セミカスタムと汎用の中間として、ユーザが書込み器を用いて必要論理を簡単に書き込めるPLD (programable logic device)もある。これらを用いるとコンパクトで信頼性の高い回路を組むことができる。


本章では前章よりもより実践的に、よく使われるゲート回路を中心とする基本的汎用ICの種類や使用法について述べる。

# 4.1 基本ゲートIC

論理回路の基本要素がゲート IC である。ゲートには AND, OR, NOT などがあるが、実際にゲート IC としては NAND, NOR, NOT  $(1 \sim 1)$  を使用することが多い。ゲートの記号を図 4.1 に示す。

一般的によく使われる ロジック汎用 IC には LS-TTL (74 LS~シリーズ), HS-CMOS (74 HC~シリーズ), A-CMOS (74 AC~シリーズ) などがある. 各ゲートの速度と消費電力を図 4.2 に示す。また、各々の電源電圧を図 4.3 に示す。図 4.3 に示されているように、電源電圧は TTL では5.0 V ± 5% (74 LS) と非常に動作範囲が狭いのに対し、CMOS は広い。

図4.4にはよく使われる基本ゲートICを示す。これらはDIP(dual-in-line package)と呼ばれるパッケージに入っており、そのピン配置は上から見た図






図 4.2 基本ゲートICの消費電力と伝播遅延時間(各代表値) (74 および 4000 はそれぞれ 74 シリーズ TTL, CMOS および 4000 シリーズ CMOS を示す)

(top view)を示している。素子名は標準 TTL,LS-TTL,および HS-CMOS について記してあるが,S-TTL 等でもとくに断らない限り,機能およびピン配置は同じである。たとえば S-TTL の場合,7402 は 74 S 02 と称され,これらはピンコンパチブル (差換え可) である。ただし,差し換えても電気的な整合性がとれるとは限らない。CMOS の場合,電源電圧は 5 V とは限らない。一般にMOS では電源ピンの呼称を  $V_{CC} \rightarrow V_{DD}$ ,GND  $\rightarrow V_{SS}$  とすることが多い。図 4.5 には






図 4.3 各種ロジックファミリの動作電圧範囲



ANDゲート, 図4.6にはORゲート, 図4.7にはExclusive OR (排他的論理和)

ゲートを示す。さらに、大きな入力数を持つゲート素子として13入力NAN Dゲート 74133、74HC133(図4.8)や、AND-OR形ゲートである 2 ワイド入力 AND-OR インバータ7451、74 LS 51、74 HC 51 や 4 ワイド入力 AND-OR インバ

Vcc 1C 1Y 3C 3B 3A 3Y



14 13 12 11 10 9 8 2 3 4 5 6 7 1A 1B 2A 2B 2C 2Y GND 7411 (N, LS, HC, AC, ...) (b) 3入力 AND





図 4.5 AND ゲートIC








図 4.7 Exclusive OR ゲートIC


ータ7454,74LS54などもある(図4.9). こ れらは素子タイプによりピン配置が若干異 なることもあるので注意を要する.

HS-CMOSの代表的インバータ74HC04 についてその内部回路を図4.10(a)に示 す。これはインバータ3段で構成されてお り、1(3)段目のインバータを入(出)力バ ッファとみなして、**バッファ・タイプ**と呼 ぶこともある。一方、このようなバッファの




ないアンバッファ・タイプ HS-CMOS も少数ながらあり、その代表的な74HCU 04について内部回路を図4.10(b)に示す。このようなことから、バッファタイ





(a) 271F








図 4.9 2ワイドおよび4ワイド入力 AND-OR インバータ






(a) バッファ・タイプ (74HC04) (b) アンバッファ・タイプ (74HCU04)



(c) パッファ・タイプインパータのロジック図 図 4.10 インバータの内部回路

プインバータの等価回路を図4.10(c)のように書くこともある.

インバータ1段の増幅度は約20倍と考えられる。したがって、バッファ・タイプとアンバッファ・タイプではその入出力特性に違いがみられる(図4.11)。



# 4.2 未使用端子の措置および固定値入力法

ICを使用するとき、端子(とくに入力端子)が余ることがある。このときには、余った入力端子はその動作に応じてHレベル、またはLレベルに固定すればよい。

未使用入力端子を H レベルに固定する場合、74 LS シリーズでは入力端子の耐圧が 7 V であるため電源に直接接続する (図4.12(a)). CMOS も同様である。しかし標準 TTL またはマルチエミッタ入力端子 (NAND など) では耐圧が 5.5 V であるので、電源投入時の過渡的過電圧に耐えるよう、図4.12(b) のように0.5  $\sim 5$  k  $\Omega$  程度の抵抗を通して電源に接続したほうが安全である。この抵抗は 10 端子程度で共有してもよい。 TTL においては入力をオープン (何も接続しない)にすると、入力電流が流れないため H (高レベル) 固定入力と同等となる (同図(c))。ただし、後でのべるが、フリップフロップなどのトリガやリセット入力端子などは誤動作のおそれがあるため、放置せず固定しておくほうが






図 4.12 未使用端子の措置および固定値入力法(いずれもインバータとなる)

望ましい。いずれの素子でも入力端子をLレベルに固定する場合は GNDに直接接続すればよい(同図(d)). 前段の素子の駆動力に余力があり、かつ論理的に可能ならばいずれの素子でも同図(e)のように入力端子を共通にしてよい

CMOSにおいては入力端子をオープンにすると入力インピーダンスが高いため、雑音を拾ったり、過電流が流れたりするので、未使用入力端子は必ず電源またはGNDに固定(直接接続する)しておく、未使用ブロック



#### (a) 使用ブロックの措置



(b) 未使用ブロックの措置

図 4.13 CMOSにおける未使用端子の措置

の入力端子も必ずすべて固定しておかなければならない。これらが TTL と異な る点である。出力端子はCMOS, TTLのいずれも放置しておいてよい(図4.13).

#### シュミットトリガ回路 4. 3





図 4.14 ヒステリシス特性のないしきい値素子

シュミットトリガは波形整形や雑音除 去のために用いられる回路で、ヒステリ シス(履歴)特性を持ったしきい(閾)値素 子(いき値素子, 2値化素子)である.

図4.14のように、ヒステリンス特性 を持たないしきい値素子を用いて入力波 形を2値化したときの出力波形は、波形 に重畳した雑音のため割れてしまう。シ ユミットトリガのヒステリンス特性は図 図 4.15 シュミットトリガのヒステリシス 4.15のように、入力信号が低レベルから 高レベルへと上がっていくときはUTP



特性(UTP:入力が下から上ってい くときのしきい値電圧, LTP:入力 が上から下っていくときのしきい値

(upper trip point)レベルを越えると出力は"H"となる. それ以降はしきい値が 下がり、LTP(lower trip point)となる. 波形の大きな落ち込み(dip)がない限り, 出力は"H"に保たれる。すなわち、シュミットトリガは出力が一度"H"となれ ば"L"になりにくく、また一度"L"となれば"H"になりにくいようにした回路 である。これにより、雑音の重畳した波形や、ゆっくりとした立ち上りの波形の前縁、後縁で起きうる2値化出力の割れを防止し、波形整形を行う(図4.16)。

図4.17にはシュミットトリガICのいくつかを示す。図中の記号 T はヒステリシス特性を持つことを示す。また、記号の向き T または J はそれに応じて反転特性または非反転特性を示すこともある。





図 4.16 シュミットトリガの出力






図 4.17 シュミットトリガIC

# 4.4 オープンコレクタとオープンドレイン

オープンコレクタ(OC)とは出力段のドライバトランジスタに内部負荷がなく、そのコレクタ端子が直接外部に出ているものである。例として、図4.18にオープンコレクタ出力 NAND 74LS01を示す。\*は素子がオープンコレクタであることを示している。AND演算は基本的に $D_1$ 、 $D_2$ の2つのダイオード

(SBD) で行われる。このようにLS-TTLではマルチエミッタの代りに、DTL (diode transister logic)により論理演算が行われることが多い。なお、 $D_1$ 、 $D_2$  以外のダイオードは保護用ダイオードである。 $Q_1$ のエミッタ電位はDTL回路の論理出力と同じ(同相)になるが、それに接続された $Q_2$ の出力は反対(反転出力)となる。なお、出力がLになる状態では出力端子は低インピーダンス状態であるが、出力がHになるべきときには出力端子は高インピーダンス状態(切離し状態)となる。

オープンコレクタにはこのほか,入力を反転せずに出力できる $\it K_v$ ファタイプ・オープンコレクタ  $\it IC$  として  $\it 7407$ ,74  $\it LS$  07 (いずれも  $\it 30$   $\it V$  まで取出し可)や7417,74  $\it LS$  17 (同  $\it 15$   $\it V$ )があり,高耐圧であるとともに電流駆動能力(出力  $\it L$  時の出力電流  $\it I_{OL}$  はいずれも  $\it 40$  mA,これに対し通常の  $\it TTL$  は  $\it 16$  mA が 標準)

Vcc 4Y 4B 4A 3Y 3B 3A




図 4.18 オープンコレクタ TTL

も大きくなっている。

図4.19にはオープンコレクタTTLの応用例として、(a)レベル変換、(b) リレー駆動回路、および(c)LED(発光ダイオード)駆動回路等を示す。これ以外に重要なものとしてワイヤード OR があるがそれは次節で述べる。(a)のレベル変換回路では、左の TTL レベルがほぼ  $0 \sim V_{CC}$  のレベルに変換される。(b)の回路ではインバータタイプ・オープンコレクタ TTL 7406によりリレーが駆動される。7406の電流容量は  $I_{OL}$  = 40mA であるので、それ以下の定格コイル電流のものであれば駆動可能である。なお、コイル両端の保護ダイオードはコイル電流が断になるときの逆起電力によるサージ電圧を吸収するものである。これがないとドライバトランジスタを壊すおそれがある。(c)ではオープンコレクタの出力が Lとなったとき LED に電流が流れ、それが点灯する。

CMOS や HS-CMOS ではオープンコレクタに代るものとしてオープンドレイン IC がつくられている。図 4.20 にはその例として 74 HC 03 を示す。ただし,HS-CMOS では使える品種は多くない。オープンドレイン回路の使用法はオー




図 4.19 オープンコレクタ TTL の応用例

プンコレクタと同じである.





図 4.20 オープンドレイン HC-MOS 74 HC 03

# 4.5 ワイヤードOR

オープンコレクタやオープンドレイン ICを使用すると出力のORが簡単に 求められる。図4.21左に示すようにオープンコレクタの出力端子間を直接結 び抵抗でプルアップしておく。これは図4.21右の回路と等価になる。オープ ンドレインでも同様である。このような使用法をワイヤードORという。




# 4.6 トライステート出力

バスラインなど同一のラインに複数のICの出力をのせたいようなときに使

われるICの出力形式である『トライステート 出力となっている IC では H. Lのほかに高イン ピーダンス状態というのがあり、低インピーダ ンス状態(HまたはL)と高インピーダンス状態 の切換えはコントロール端子から行う.

図4.22にトライステート ICの 出力の形式を 示す。高インピーダンス状態とは出力端子がど こへもつながっていない状態で, 出力電圧は不 定である。低インピーダンス状態は通常のIC 出力と同じであり、出力電圧はHレベルかLレ 図4.22 トライステート出力の形式

ベルのどちらかをとる。



これらの出力をいくつか時間的に多重化して出力するには図4.23のように 接続する。このときコントロール信号がLレベルなったICの電圧が出力ライ ンに出力される。この際、複数のコントロール信号が同時にL(active)になら ないようにしなければならない。すべての出力が高インピーダンス状態になっ て出力ライン自体が高インピーダンス状態となり、出力ラインが不安定になる のを防ぐため、図に示すようにプルアップ抵抗をつけておいたほうがよい。




図 4.23 トライステートICによるバスラインの構成

同様の回路はトライステート IC の代りに 2 入力オープンコレクタ NAND を 用いて一方をコントロール信号にしても構成できる。しかしながらオープンコ レクタを使用した場合に比べトライステート IC を使用すると応答時間を速く でき、かつ双方性入出力端子も駆動できる。

図4.24にトライステート IC 74125, 74126等のピン配置を示す。これらはコ ントロール信号のレベルが反転している。




図 4.24 トライステートIC


# 4.7 TTLとCMOSの相互接続

TTLとCMOS を混ぜて回路を組むこと がある。その際の TTLと CMOS の インタフェース法について述べる.実際に使うケースの多い CMOS を 5V で使 用した場合についてのみ述べる.


図4.25にはTTLおよびHS-CMOSのロジックレベルを示す。すなわち、出 力電圧はその状態"H", "L"に応じて図に示された範囲内に必ず入り, また, 入力で示された範囲内の電圧はその状態として受け入れる。その範囲外の電圧 については保証されない。したがって、図中NMと記された電圧は最悪時の $m{J}$ イズマージン(雑音余裕度)であり、それ以上の雑音電圧が加わると状態が反転 してしまう可能性が出てくる.

# (1) CMOS→TTL インタフェース

CMOS の出力は GND レベルからほぼ電源電圧付近まで振れるので直接 TTL



の入力端子を駆動できる(図4.26(a)). 表4.1に各 IC の入出力電流を示す。たとえば、HS-CMOS (74HC) ではLS-TTL を10 個ドライブできる。これに対し古いタイプの4000Bシリーズや40Hシリーズ CMOS を使用するときにはファンアウトがあまりとれないので注意を要する。



## (2) $TTL \rightarrow CMOS \ 1 \times 97 = -3$

この場合、若干問題が出てくる。TTLの"H"レベル出力は最悪時2.7 V と低いのでCMOSの"H"レベル入力規格 $(3.5\sim4.0$  V)と合わない。そのため、図4.26(b)のように、CMOSの入力端子に $1\sim5$  k $\Omega$ のプルアップ抵抗を入れたほうが安全である。ただし、実際にはTTLの出力"H"は4 V 近くまで出て

		"H" レベル		"L" レベル		
		出力電流(mA)	入力電流[mA]	出力電流[mA]	入力電流[mA]	
CMOS	4011B 74 HC 00 74 AC 00	-0.44 -4.0 -24.0	0. 0003 0. 001 0. 001	0. 44 4. 0 24. 0	-0.0003 -0.001 -0.001	
TTL	74 LS 00 74 S 00 74 ALS 00 74 AS 00 74 F 00	-0.4 -1.0 -0.4 -2.0 -1.0	0. 02 0. 05 0. 02 0. 02 0. 02	8. 0 20 8. 0 20 20	-0.4 -2.0 -0.1 -0.5 -0.6	
ECL	10102 100102		0. 265 0. 350		-0.0005 -0.0005	

表 4.1 各ロジックファミリの入出力電流代表例

いることが多く、プルアップ抵抗がなくても支障のないことが多い。

HS-CMOS の場合,入力電圧や電源電圧の規格をTTLに合わせ,電気的に も TTL とコンパチブルにした **74 HCT** ○○という シリー ズの HS-CMOS もあ るが、品種も少なく、あまり使われていない。

# 4.8 単安定マルチバイブレータIC

別名ワンショット・マルチバイブレータまたはモノステブル・マルチバイブ レータとも呼ばれ,入力パルス(トリガ)が入れば一定幅のパルスを出力する ICである。出力パルスの幅は外付けのコンデンサと抵抗により決まる。使用 法としてはタイミングパルスの発生などがある.





図 4.27 モノステブル・マルチバイブレータ IC の出力



(b) 再トリガ有効タイプ

122,123の C, Rの接続


図 4.28 モノステブル・マルチパイブレータ IC

このICのタイプとして、最初のトリガにより一定幅のパルスを出力中につぎのトリガが入った場合、そのトリガを無効とする(再トリガ無効)か、有効とするか(再トリガ有効)により 2 種のタイプがある。これらの様子を図4.27に示す。また、IC ピン配置とその使用法を図4.28に示す。74121、74221等は入力にシュミットトリガ回路が入っており、221では $\overline{A}$ ·B=Hになったときにトリガがかかる。出力パルスが出ているときにリセット信号(CLR)を入力すると、その時点で出力パルスは止まる。出力パルス幅はほぼ、

#### T = KCR

で与えられる。CおよびRはそれぞれ外付けコンデンサおよび外付け抵抗であり、Kは $0.3\sim1.0$ の値をとる係数である。

100 ns 程度 のパルスを 単安定 マルチバイブレータ IC を使わずにつくりたいときには、図4.29 に示すようなワンショット回路や**論理微分回路**を使うことが



(a) NANDによるワンショット回路




図 4.29 TTLゲートによる一定幅パルスの発生

できる。TTLを使用する場合には入力電流を流さなければならないことから 抵抗の値の選択の幅が狭く、出力パルスの幅もあまり大きく変えられない

## 4.9 タイマ用IC

広い範囲にわたって単安定マルチバイブレータのような一定時間幅のパルスを得たい場合や、**非安定マルチバイブレータ**(発振回路:付録 A1 参照)をつくりたいときに使われるものにタイマ用 IC がある。代表例に NE 555 (バイポーラ型) とその CMOS 型である ICM 7555 がある。

図4.30 に NE 555 のピン配置と内部回路を示す。図4.31 には単安定マルチバイブレータとして使用するときの使用法を示す。出力電圧は電源電圧  $V_{CC}$  近くまで振れる。出力電流は 200mA (NE 555) と大きい。555 を使用すると 74121 などの単安定 マルチバイブレータ IC よりも幅の広いパルス (10 s 程度まで)をつくることができる。

図 4.32 は非安定マルチバイブレータとしての使用法を示す。 コンデンサC には R を通して充電が行われる。 それがおよそ  $\frac{2}{3}$   $V_{CC}$  に達したらコンデンサC はショートされて放電 (ディスチャージ) される。 それが  $\frac{1}{3}$   $V_{CC}$  位に達すると再び充電が行われる。 このようにして発振が持続する。 発振周波数は 100kHz 程




図 4.30 NE 555 のピン配置と内部回路

度まで可能である.




図 4.31 NE 555によるワンショット回路と出力パルス幅 (C, Rの値により出力パルス幅が決まる)




図 4.32 NE 555による非安定マルチバイブレータ(C, Rの値により発振問 波数が決まる)

# 演習問題

- [4.1] つぎの語句について説明せよ.
  - (1) シュミットトリガ
  - (2) オープンコレクタ
  - (3) ワイヤードOR
- (4) トライステート出力
- [4.2] 4ビット2進→10進変換回路をゲートICにより構成せよ、
- [4.3] 入力トリガパルスから任意時間遅延後,一定幅のパルスを出力する回路を単安 定マルチバイブレータ IC 74 HC 221 (図 4.28) およびゲート IC を用いてつくれ

## 5 フリップフロップ

フリップフロップ (flip-flop; FF) とは反転型ゲート回路 2 個の各出力を相手の入力へ入れ、シーソーのように 2 状態"0"、"1"を交互にとり、かつその状態が出力となる素子である。

FFには状態の反転法により2種のFFがある。すなわち、


入力のレベルにより動作: RS-FF


入力のレベルにより動作する FF は RS-FF のみである。一方,クロックパルスにより動作する FF にはエッジトリガタイプ FF,レベルトリガタイプ FF,およびデータロックアウトタイプ FF がある。


### 5.1 RS-FF

RS-FF(または SR-FF ともいう)はたとえば図 5.1 のように構成される。真理値表を表 5.1 に示す。 $\overline{S}(\overline{\text{set}})$  に 0 を入力すれば Q は 1 になる。 $\overline{R}(\overline{\text{reset}})$  に 0 を入力すれば  $\overline{Q}$  が 1 となる。 $\overline{S}$  と  $\overline{R}$  がともに 0 のときには出力 Q、 $\overline{Q}$  はともに 1 となる。なお、図 5.1(a)は入力の論理的整合性を考慮しないで書いた記法であり、間違いではないが、同図(b)のようにできるだけ整合をとって記すほうが好ましい。

図5.2には、機械接点が閉じるときのチャタリング(振動)を防止するため使







(b) 入力論理の対応を 考慮した記法

図 5.1 NANDにより構成された RS-FF

表 5.1 RS-FF 真理值表

ス	. g	ŋ	出	カ
Ä	\$ 514.	R	Q	$\bar{Q}$
0	1	1	保	持
2	0	1	$\triangleright 1$	0
3	1	0	0	1
4	0	0	1	1

\*④から急に①になる場合 も、必ずその途中で一瞬 ②または③の状態を経る ので、11が保持されるの ではなく、②または③の 出力状態が保持される。





図 5.2 チャタリング防止回路

われている RS-FFを示す. 誤動作を防ぐ ため,入力線にプルアップ抵抗がつけら れている. また  $\boxtimes$  5.3 に は RS-FF の 4 個入った IC 74279 等のピン配置を示す.


### 5.2 セット優先 RS-FF

RS-FFではR,Sがともに1になると 出力Q, $\bar{Q}$ がともに1になってしまった.



⊠ 5.3 RS-FF IC


これを避けるため、セット入力またはリセット入力のどちらかを優先させることが考えられる。それに従って構成されたセット優先RS-FFを図5.4に示す。



## 5.3 マスタスレイブFF

図 5.4 セット優先 RS-FF

IC化されたFFの多くはこのマスタスレイブFF(MS-FF)である。マスタスレイブFFは図5.5に示すようにマスタとスレイブの2段構えになっている。マスタは主人であり、スレイブ(奴隷)の状態はマスタの状態に従って決められる。この際、たとえば制御入力によって、またはクロックの立ち上り時の制御入力によってマスタの状態が先に決まり、つぎのクロックの立ち下り時にその状態がスレイブに移されそれが出力となる。ただし、最近のLS-TTLやHS-CMOSのFFはすべてクロックの立ち上りまたは立ち下り時のどちらか一方における制御入力により出力が決まるエッジトリガFFとなっている。



### 5.4 D - FF

**D-FF** は delay-FF の意味である。すなわち、D端子に入力された値がクロックパルスの立ち上りエッジでD-FF に取り込まれ、出力される。IC 化された D-FF 7474 等のピン配置を図5.6に、また真理値表を表5.2に示す。7474等は




図 5.6 D-FF ピン配置

プリセット端子およびクリア端子を持っており、そ 表 5.2 D-FF 真理値表 れらを入力するとFFの出力Qがそれぞれ1(H)お よび 0(L)となる。

D-FFではクロックパルスのエッジから実際にデ ータが出力されるまでに若干の遅れ時間がある。し たがってD-FFを直接縦続接続して同一のクロック パルスでデータをつぎつぎとシフトしていく**シフト** レジスタ(8.3参照)を構成することが可能である。

D-FF の一種にデータを一時畜える機能を持った

	入	カ		出	力
$\overline{PR}$	$\overline{CLR}$	CLI	KD	Q	$\bar{Q}$
L	Н	×	×	Н	L
H	L	$\times$	$\times$	L	H
L	L	×	×	H*	H*
H	H	1	H	H	L
H	H	1	L	L	H
Н	H	L	×	$Q_0$	$\overline{Q}_0$

注、Qo:入力が印加される前の 状態

\*:この状態は不安定





図 5.7 ラッチ IC 7475(N, LS, HC, ···)



Dラッチと呼ばれるものがある。図5.7にIC化されたラッチ7475等のピン配置およびその内部等価回路を示す。また真理値表を表5.3に示す。Gはゲートであり、それがHのとき入力データDは出力Qに"つつ抜け"状態となる。またGがLのときにはデータは保持される。したがって、GがHからLに落ちるときのデータが取り込まれ、保持される。

表 5.3 ラッチ 7475 等 の真理値表

3			
入	カ	出	カ
D	G	Q	$\bar{Q}$
L H ×	H H L	L H Q	H L Q₀
		40	<b>€</b> 0

× : Don't Care

Q<sub>0</sub>: 入力が印加される前 の状態

#### 5.5 JK-FF

JK-FFは、JまたはK入力のどちらか一方のみが 1のときクロックに同期してその入力がFFの状態として取り込まれ、それが出力されるFFである。また、クロックパルス時にJ,Kがともに1のときにはFFの状態は反転(FFの大態は反転(FFのときにはFFの大態は反転(FFのときにはFFのときには状態は変化しない。 真理値表を表 5.4に示す。

表 5.4	JK-I	FF の真	理值表
入	力	出	カ
J	K	Q	$ar{Q}$
0	0	保	持
1	0	1	0
0	1	0	1
1	1	反	転

### 5.6 トリガタイプ

5.3でも少し述べたが、FFのクロックによるトリガの形式には

- (1) エッジトリガ(正エッジ、負エッジ)
- (2) レベルトリガ
- (3) データロックアウト

がある。これらを図示すると図 5.8 のようになる。

エッジトリガ・タイプFFでは、クロックのエッジで入力データがFFに取り込まれると同時にそれが出力される。HS-CMOSやLS-TTLのFFはすべてこのタイプになっている。この動作が立ち上りのエッジ(ポジティブエッジ)で

行われるか,立ち下りのエッジ(ネガティブエッジ)で行われるか,により2つのタイプがある。ただし、クロックエッジの付近で入力データはたとえば数十nsの間一定に保たれる必要がある。エッジの直前に入力データを一定に保っておかなければならない時間がセットアップ時間で、エッジ直後のそれがホールド時間である。エッジトリガFFを使うときクロックのエッジの変化が遅い場合には、シュミットトリガによりエッジを整形しておく必要が生じる。

レベルトリガはマスタスレイブFFにおいて使われるトリガタイプである。 すなわち、クロックが立ち上り以降、入力データがマスタFFに読み込まれ、クロックが立ち下る時にその状態がスレイブFFに移され、出力される。クロックがHのときに入力データが変化すると誤動作することがある。したがって、そのような可能性のあるときにはできるだけ幅の狭いクロックパルスを用いる必要がある。レベルトリガは標準TTLのマスタスレイブFFにおいて使われるトリガタイプであるため、マスタスレイブ型と呼ばれることも多いが、LSTTLやHS-CMOSのマスタスレイブ型FFにはエッジトリガしかなく、かつエッジトリガに対する意味から本書ではレベルトリガと呼ぶ。

データロックアウト・タイプはエッジトリガとレベルトリガを組み合わせたもので、クロックの立ち上りで入力データがマスタFFに取り込まれ、クロックがHのときに入力データを変化させてもその内容は変らない。そしてクロックの立ち下り時にそれがスレイブFFに移されるとともに出力される。ただし、クロックの立ち上りエッジ前後に入力データを一定に保つセットアップ時間やホールド時間が必要となってくる。標準TTLのみで使われているトリガタイ




図 5.8 FFのトリガタイプ (太線はそのときの入力データが FFに取り込まれ、矢印のとき に出力されることを示している。ただし、実際には、入力データは下段に示した間、一定に保っておく必要がある。 $t_S$ はセットアップ時間、 $t_H$ はホールド時間)

プである.

## 5.7 IC化されたFFのまとめ

主要なIC化FFの一覧を表5.5に示す。表中、RS-FFはクロック端子がなく、入力データのレベルにより動作する。ラッチは主として数ビットのデータを並列的一時的に記憶する目的に使われ、G(enable;イネーブル(可能))端子がクロックの役目を行う。JK-FFには同一品番の標準TTLのみがレベルトリ

表 5.5 主要 IC-FF の一覧

FF タイプ	型名	トリガ タイプ	1パッケージ 内回路数	1FF当りの データ入力数	プリセット	クリア
RS-FF	74279 (N,LS,HC)	展, Sが"L"	4	S:1,2, R:1		
D-FF	7474 (N,LS,ALS,HC,AC,*) 74377 (LS,ALS,HC,HCT,AC,*)		2 8	1	0	0
トリステート D-FF	74364 (LS) 74374 (LS,ALS,HC,HCT,*)	1	8 8	1 1		
Dラッチ	7475 (N,LS,HC,HCT) 7477 (N,LS,HC)	T G	4	1 1		
トリステート	74373 (LS,ALS,HC,HCT,*)	€	8	1		
JK-FF	7470 (N) 7472 (N) 7473 (N) 7473 (LS, HC) 7476 (N) 7476 (LS, ALS, HC) 7478 (LS, HC) 74107 (N) 74107 (LS, HC) 74110 (N) 74111 (N) 74112 (LS, ALS, HC, HCT, *) 74113 (LS, ALS, HC, *) 74114 (LS, ALS, HC, AC, *)		2 1 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2	3 3 1 1 1 1 1 1 1 1 3 1 1 1 1 1 1 1 1 1	00 000 000000	00000000000000000

<sup>\*</sup>はN(標準),LS,ALS,HC,HCT,AC以外のタイプがあることを示す。□はコモン端子。




図 5.9 レベルトリガタイプ (N)とネガティブ・エッジトリガタイプ(LS, ALS, HC)のある JK-FF

表 5.6 JK-FF 7476と74LS76の真理値表

(	а	,		1	4	1	b
-	-	-	-	-	_	_	_

	入	h			出	力
PRESET	CLEAR	CLOCK	J	K	Q	$\overline{\overline{Q}}$
L	Н	×	×	×	Н	L
H	L	×	×	×	L	H
L	L	×	$\times$	×	H*	H*
H	H	Л	L	L	$Q_0$	$\overline{\mathbf{Q}}_{0}$
H	H	л	Η	L	H	L
H	H	л	L	н	L	H
H	H	л	Н	Н	トク	"ルー


×はDon't Careを示す。

\*は不安定であることを示す.


(b) 74LS76

	入	カ			出	力
PRESET	CLEAR	CLOCK	J	K	Q	$\overline{\mathbb{Q}}$
L	Н	×	×	×	H	L
H	L	×	X	×	L	H
L	L	×	Χ	×	H*	H*
H	H	1	L	L	$Q_0$	$\overline{\mathrm{Q}}_{0}$
H	H	1	Η	L	H	βL
H	H	1	L	Η	L	H
H	H	1	Н	Η	トク	プレ
Н	H	H	×	×	Qo	$\overline{\mathbb{Q}}_0$

↓はネガティブ·エッジトリガを示す。



7470 (N)



74109 (N, LS, ALS, F, S, AS, HC, HCT, AC)

図 5.10 ポジティブ・エッジトリガタイプ FF




図 5.11 8ビットD-FF




図 5.12 8ビットトライステート D-FF

がで、LSなどそれ以外のタイプがネガティブ・エッジトリガのものがある。 このようなICのピン配置を図5.9に示す。そのうちの7476、74LS76につき、 真理値表を表5.6に示す。図5.10にはポジティブ・エッジトリガタイプFFの ピン配置を示す。レベルトリガFFのセットアップ時間およびホールド時間はと もにゼロであるが、ネガティブ・エッジトリガFFでLSタイプのものはセット アップ時間が20ns、ホールド時間はゼロとなっている。それに対し、ポジティ ブ・エッジトリガ FF でLS タイプのものはセットアップ 時間の 20ns に加えてホールド時間が5ns 必要である。また、図5.11 および5.12 には8 ビット D-FFを示す。さらに、図5.13 にはデータロックアウト FFを示す。このうち、74110 のセットアップ時間 20ns、ホールド時間 5ns に対し、74111 ではセットアップ 時間がゼロ、ホールド時間は 30ns となっている。




図 5.13 データロックアウトFF

### 5.8 各種 FF の相互変換

JK-FF は図5.14(a)のように結線すると D-FF に変り得る。また、同図(b) のようにJ, K端子をともにHに固定しておくとクロック入力のたびに状態が反転(トグル)する。そのようなFFをT-FFと呼ぶことがある。






図 5.14 JK-FF の変換

一方、D-FFをJK-FFとして使うためには図5.15のように結線すればよい。




## 演習問題

- [5.1] つぎの語句を説明せよ。
  - (1) RS-FF
  - (2) マスタスレイブFF
  - (3) D-FF
  - (4) JK-FF
- [5.2] 図 5.16 のような回路は状態保持機能を持つか.



[5.3] 図 5.17 のラッチの動作を説明せよ。



## 6 ゲート MSI

### 6.1 コンパレータ

コンパレータは2進数の大小を比較するものである。

まず1ビットの2進数A,Bの大小問題を考えよう。この場合,表6.1に示すように,A,Bのとる値に応じて=,<,>の3つの場合があることがわかる。このような機能は図 6.1の回路で実現できる。またその真理値表を表6.2に示す。


多ビットになった場合、1ビットの比較回路を複数個用いて各ビット位置で並列的に比較を行う。最終結果はMSB(most significant bit; 最上位ビット)

表 6.1 1ビット 2進数 の大小比較

A	В	比較結果
0	0	A=B
0	1	A < B
1	0:	A>B
1	1	A=B

表 6.2 1ビット大小比較回路真理値表

入点	カ	H	カ	
A	В	A=B	A>B	A < B
0	0	1	0	0
1	0	0	1	0
0	1	0	0	1 .
1	1	1	0	0



の比較結果を優先する。MSB の結果が=のときのみ上から2 番目のビット位置の結果を最終結果として出力する。それも等しいときは同様に上から3番目のビット位置……というようにする。このような方式に基づいてつくられた4ビット比較回路MSI 7485等のピン配置を図6.2に示す。また、その内部等価回路を図6.3に、真理値表を表6.3に示す。入力のA>B、A<




図 6.2 4ビット比較回路IC

B、 および A=B は 5 ビット以上の比較器をつくるときの拡張用であり、下位





図 6.3 4ビット比較回路 7485 の内部等価回路

表 6.3 コンパレータ真理値表

比	11較	4人,1	力	縦	続 入	カ	出 出		カ
A3, B3	A2, B2	A1, B1	A0, B0	A>B	A < B	A=B	A>B	A < B	A=B
A3>B3	×	×	×	×	×	×	Н	L	L
A3 < B3	×	×	×	×	×	×	L	H	L
A3 = B3	A2>B2	×	×	×	×	×	H	L	L
A3 = B3	A2 < B2	×	×	×	×	×	L	H	L
A3 = B2	A2 = B2	A1>B1	×	×	×	×	H	L	L
A3 = B3	A2=B2	A1 < B1	×	×	×	×	L	H	L
A3 = B3	A2=B2	A1=B1	$A_0>B_0$	×	×	×	Н	L	L
A3 = B3	A2 = B2	A1=B1	A0 < B0	×	×	×	L	Н	L
A3 = B3	A2=B2	$A_1=B_1$	$A_0=B_0$	H	L	L	H	L	L
A3 = B3	A2=B2	A1=B1	$A_0 = B_0$	L	H	L	L	Н	L
A3 = B3	A2 = B2	A1=B1	$A_0 = B_0$	×	×	Н	L	L	Н
A3 = B3	A2 = B2	$A_1 = B_1$	A0=B0	H	H	L.	L	L	L
A3 = B3	$A_2 = B_2$	$A_1=B_1$	A0=B0	L	L	L	Н	H	L



ビット比較器の出力をここへつなぐ、使用しないときはこれらの入力端子はH に固定しておく、ただし、A>B および A<B はL に固定してもよい。図 6.4 に多ビットに拡張したときの結線図を示す。

## 6.2 プライオリティエンコーダ(優先順位つき符号化器)

エンコーダとは2進数に変換して出力する意味であり、プライオリティとはエンコードするときに優先順位をつけて行うという意味である。

図6.5にプライオリティエンコーダの概念図を示す。左の入力端子のどれか1つのみに入力が入ってきた場合,それはそのまま2進数に直される。たとえば,入力3のみ1で他は0の場合,これは011とコード化され,右から出力される。もし2つ以上,たとえば3と6がともに入力(1)された場




図 6.5 プライオリティエンコーダ の概念

合、6のほうが大きいので優先され、6の2進数110が右から出力される。

IC化されたプライオリティエンコーダのピン配置およびその内部等価回路を図6.6および6.7にそれぞれ示す。また,真理値表を表6.4および6.5に示す。

図6.6 に示すように74147、74148等の入力には ○ 印がついている。したがって、これらは入出力ともにロウアクティブ(負論理)である。表6.4 の真理値表をみれば、74147の機能が理解できるであろう。すなわち、優先順位の高いほうからみていき、初めてL(○ 印がつけてある)になった入力の値が負論理で2進出力されていることがわかる。つぎに、表6.5をみてみよう。74148は8進数入力用プライオリティエンコーダである。まず、EI がLのときのみ結果が出力される。A0, A1, A2 は結果の2進化出力である。GS は入力があること


表 6.4 74147の真理値表

		入				カ			出		力	
1	2	3	4	5	6	7	8	9	D	С	В	A
Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н
×	×	×	×	×	×	×	×	Û	L	H	H	L
×	×	×	×	×	×	×	1	H	L	H	H	H
, ×,	×	×	×	×	×	1	H	H	Н	L	L	L
×	×	×·	×	×	1	H	H	H	Н	L	L	H
×	×	×	×	1	H	H	H	H	Н	L	Н	L
$\times$	×	×	D	H	H	H	H	H	Н	L	H	H
×	×	D	H	H	H	H	H	H	Н	H	L	L
×	1	H	H	H	H	H	H	H	H	H	L	H
1	H	H	H	H	H	H	H	H	H	H	H	L


○印のLがエンコードされる

表 6.5 74148の真理値表

行		;	λ				カ				出		カ	
No	EI	0	1	2	3	4	5	6	7	A2	A1	A0	GS	ΕO
1	Н	×	×	×	×	×	×	×	×	Н	Н	Н	Н	Н
2	L	H	H	H	H	H	Η	H [	H	Н	H	Н	H	L
3	L	×	×	×	×	×	×	×	1	L	L	L	L	H
4	L	×	×	×	X	×	×	1	H	L	L	Н	L	H
5	L	×	×	×	×	×	1	H	H	L	H	L	L	H
6	L	×	×	×	X	(D)	H	H	H	L	H	Н	L	H
7	L	×	×	×	1	H	Н	H	H	H	L	L	L	H
8	L	×	×	1	H	H	H	H	⊂H	H	L	Н	L	H
9	L	×	1	H	H	H	H	H	H	Н	H	L	L	H
10	L	(L)	H	H	H	H	H	H	H	H	H	Н	L	H



(a) 74147 (N, LS, HC, ···)



(b) 74148 (N, LS, HC, ···)

図 6.6 プライオリティエンコーダ

を示す信号であり、EOは入力がないことを示す信号である.

図 6.7 の回路図をみてみよう。1 の入力(L)は  $\Pi$  を通して G2 に入っており、さらに R1 を介して  $2^0$  出力である A0 として出力(L)される。しかし、もしそのとき 2, 4, 6の入力(L)があればそちらのほうを優先するから、A0 の出力は(Hに)訂正されなければならない。それゆえ、G2 には 2, 4, 6(および EI)が入力されている。1 より優先度の高い奇数入力(3. 5, 7)に対しては優先しても結果は変らないので考慮していない。同様に 3の入力に対しては G3 において、入力4 または 6 によってマスクされるようになっている。また、2の入力に対しては G4 において I2 を通った I4 入力が I4 および I5 の入力でマスクされるようになっている。I6 の出力 I7 にない I7 のときのみ I7 が出力される、すなわち I8 になっている。I9 のときのみ I1 が出力される、すなわち I1 が I1 のとき I2 を I3 のは I3 のは I4 が I5 のとき I7 が I8 のようになっている。I9 のとき I7 が I8 のとき I7 が I9 のとき I9 を I1 のとき I9 を I9 を I9 になっている。I9 になっている。I1 が I1 のとき I1 のとき I2 になっている。I3 になっている。I4 には I5 になっている。I5 になっている。I5 になっている。I5 になっている。I9 になっている。I9 になっている。I9 になっている。I1 になっ




図 6.7 プライオリティエンコーダ74148 の内部等価回路

ものとなっている。EIはすべての出力を出すか出さないかをコントロールする端子である。

プライオリティエンコーダの1つの応用として、デコーダと組み合わせて図 6.8に示すような10進数優先回路をつくることができる。すなわち、プライオリティエンコーダ自体は0~nの数値複数入力を優先度の高いものだけを2進数化して出力するものであるから、その出力をデコードすることにより優先度の一番高いもとの数値が出力される。




図 6.8 プライオリティエンコーダとデコーダによる10 進数優先回路

## 6.8 パリティジェネレータ

パリティ検査方式は、データに誤りがあるかどうかの検査としてよく使われている。パリティ検査方式には、偶数パリティ検査と奇数パリティ検査があるが、たとえば偶数パリティを採用した場合、データの中の1の個数が偶数になるように検査ビットがつけられる。それを発生させるものがパリティジェネレータである。

個数を勘定しなければならない。このような機能は排他的論理で実現できる。 すなわち、上のようにまとめた2ビットのデータを**排他的論理和**回路に通す。 そのようにして得た排他的論理和出力をさらに2つずつまとめて排他的論理和 回路に通す。このような操作を何段か(8ビット入力のときには3段。一般に  $2^k$ ビットのときにはk段)行えば偶数パリティ出力が得られる。図6.10には8





図 6.10 8ビット偶数パリティ生成回路



(a) ピン配置




図 6.11 パリティジェネレータ IC 74180 (N,S)

ビット偶数パリティビット生成 \_ 回路を示す。 奇数パリティ出力 \_ は偶数パリティ出力を反転すれば求まる.

8 ビットデータに対するパリティジェネレータ MSI 74180等のピン配置および内部等価回路を図6.11に示す。また、その真理値表を表6.6に示す。ここ

表 6.6 パリティジェネレータ 74180 の真理値表

入	ナ	J	出	カ
A~Hの入力の うち"H"である ものの個数	EVEN	ODD	Σ	Σ
ものの個数	EVEN	מעט	EVEN	ODD
EVEN	Н	L	Н	L
ODD	H	L	L	H
EVEN	L	H	L	H
ODD	L	H	Н	L
×	Н	Н	L	L
×	L	L	H	H

×: Hでもしでもよい。

で上の4行の場合は偶、奇パリティ入力を反対レベルとした場合で、偶奇パリ




図 6.12 7ビットデータに対する偶数パリティビットの生成




図 6.13 パリティジェネレータ 74180によるパリティ検査

ティ出力も反対レベルで出力される。 すなわち、 たとえば EVEN 入力を H, ODD 入力を L にすると A  $\sim$  H の 8 ビットデータ入力に対 してそれらの 中に H が偶数個 あれば  $\Sigma$  EVEN 出力が H となる。 パリティ検査ビット生成の例を 図 6.12 に示す。 なお, EVEN 入力と ODD 入力をともに H または L にする と  $\Sigma$  EVEN 出力と  $\Sigma$  ODD 出力がともに入力と反対のレベルになる。

パリティジェネレータはパリティ検査ビットの生成だけでなく、パリティチェックにも使うことができる。図6.13にパリティ検査への使用例を示す。

#### 6.4 双方向性バスドライバ

マイコンなどのバスラインには入出 力を双方向に使うことが多い、双方向 性バスドライバICはバスの各ライン を入出力の双方向に使えるようにした もので,入力と出力を切り換えて使う。 同時に入出力はできないが,バスライ ンから切り離した高インピーダンス状 態にすることはできる。

図6.14に1本のラインのみ取り出





図 6.14 双方向性バスドライバ



(c) ハイインピーダンス状態 図 6.15 双方向性バスドライバの各状態




図 6.16 双方向性バスドライバ74245(LS, HC, ALS, AC, ···)

した双方向性バスドライバの概念を示 表 6.7 双方向性バスドライバ74 LS 245 す。これらの各スイッチを図6.15のよ -うな各状態にすることにより, 入力、出 力および高インピーダンス状態とするこ とができる

図 6.16 には双方向性バスドライバ IC ×:0でも1でもよい である74LS245のピン配置を示す。ま

100000						
ENABLE G	DIR	動	作			
L	L	A←	-B			
L	H	A	B			
H	×	A, B切り インピータ	離しハイ アンス状態			

た、機能表を表 6.7 に示す。この表からわかるように、ENABLE Gが Lのと き $A \rightarrow B$ または $A \leftarrow B$ の入出力が可能であり、GをHにするとそれらは高いン ピーダンス状態となり、A,B間の切り離しが行われる。また、DIRは $A \rightarrow B$ ま たはA←Bなる入出力方向を決める端子である。

### 演習問題

- [6.1] 2ビットの大小コンパレータをゲートで構成せよ。
- [6.2] 3進入力プライオリティエンコーダをゲートを用いてつくれ。ただし、入力がすべて0のとき00が出力され、また、たとえばなが1のとき11が出力されるようなエンコードを行うものとする。

[6.3] 双方向性バスドライバについて説明せよ.




図 6.17 3進入力プライオリティ エンコーダ

## 7 カウンタ構成法

カウンタはパルスの数を数えたり、時間を計ったりすることに使われ、FFを必要数用いて構成される。構成法として非同期式カウンタと同期式カウンタがある。


### 7.1 非同期式カウンタ

非同期式カウンタは使用する複数個のFFの同期を完全にはとらずに構成するカウンタであり、同期式カウンタより構成要素が少なくてすむ利点を持つ。


図7.1に示すように、 $2^n$ 進非同期式カウンタはトグル動作(反転動作)をする FF をn 個縦続接続するだけで構成できる。JK-FF の場合は、J,K端子をとも にHに固定し、D-FF の場合はDを自分自身の  $\overline{Q}$  出力端子につなげばトグル動作をする。

非同期式カウンタのタイムチャートを図7.2に示す。各FFは前段のFF出力またはクロックパルスの立ち下り時に状態を反転させており、FFを1段経るごとにパルスの数が半分にされる(分周)。このことにより、入力クロックパルスの数がカウントされるのである。ただし、各段のFFは前段のFFが動作してからでないと動作しないため、将棋倒しのように時間遅れが伝播する構造となっている。なお、 $2^n$ 進カウンタは0から $2^n$ -1までカウントでき、 $2^n$ -1までカウントした状態でつぎのパルスが入ると0に戻る。電源投入時や途中でカウンタの値を0にしたいときには、01 セット (または01 ア)端子つき FFを使用する。また、ある数値からカウントを始めたいときには**プリセット** (初期設

### 定)端子つきFFを使用する.



(a) JK-FFを用いた非同期式16進カウンタ



**(b)** D-FFを用いた非同期式16進カウンタ






図 7.2 非同期式カウンタの動作(矢印は因果関係を表す)

### 7.2 N進非同期式カウンタ

 $2^n$ の形ではなく、一般のNに対して $0\sim N-1$ までカウント動作をする カウンタを構成することを考えよう。まず、カウント値がNになったとき、強制的に0にリセットする方法についてのべる。これは主として非同期式カウンタで使われる方式である。

#### 7.2.1 強制リセット法

10進カウンタを例としてとりあげる。この場合,まずFF4段からなる16進カウンタを構成し,カウント値が10になった瞬間にカウンタをリセット すればよい。したがって,図7.3のように構成できる。図の点線のところはカウント値が10のとき Qの値が $0(\overline{Q}=1)$ のところであり,一般にはつながなくてもよい。なぜなら,0から N-1までカウントする場合, $^{\circ}$ 各ビットとも0と1では0が先に出てくるからである。たとえば,2つの2進数

$$\alpha \beta 0 \gamma$$
 ......①  $\alpha \beta 1 \gamma$  .....②  $(\alpha, \beta, \gamma) \stackrel{!}{\downarrow} 0 \stackrel{!}{\downarrow} \uparrow \uparrow \downarrow 1)$ 




図 7.3 10 進非同期式カウンタ(強制リセット法)

では上 $(\mathbb{Q})$ のほうが必ず先に出てくるから、この場合、上から3ビット目の0はチェックすることなく $\alpha$ , $\beta$ , $\gamma$ のみで10の判定ができるのである。

しかしながら、この方法はカウンタ本来のカウント範囲をオーバしたことを 検出してからリセットをかけるため、瞬間的にはオーバカウント状態となり、 カウンタの出力にヒゲが出ることがある(図7.4参照).

10進数 Q <sub>3</sub> Q <sub>2</sub> Q <sub>1</sub> Q <sub>0</sub>	
9 1 0 0 1 この状態	が瞬間的に入るため、
	りにヒゲが入る。
0 0 0 0	

図 7.4 10 進非同期式カウンタの出力

### 7.2.2 修 正 法

強制リセット法によるN進非同期式カウンタは構成が簡単明快であるが,出力にヒゲが出る欠点があった。このようなヒゲの生じないN進非同期式カウンタの構成法として,状態がN-1になったとき,つぎの(N個目の)クロックパルスが初段FFに入るのを止め,そのクロックパルスが立ち下ったときリセットパルスを出すようにする方法が考えられる。考え方は簡単であるが,実際にこの方法で構成すると複雑になってしまうので,代りにN0個目の00 ロックパルスが入ったとき,各段の00 FFが状態01 から01 に遷移するように02 ロックパルスを制御することを考える。

10進カウンタ(N=10)の場合を考える。表7.1にN-1から0に遷移するときの状態の変化を示す。これより状態の変化としては $1 \rightarrow 0$ と $0 \rightarrow 0$ があることがわかる。 $FF_i$ の出力を $Q_i$ とする。

### (1) Q<sub>i</sub>が1→0となる場合

(1-a) 前段の $Q_{i-1}$ すなわち $FF_i$ の入力が $1 \rightarrow 0$ であれば $FF_i$ の入力は修正の必要がない、なぜなら、

表 7.1 10進非同期式カウンタの状態遷移

Q <sub>i</sub> カウント値	$Q_0$	$Q_1$	$Q_2$	Q <sub>3</sub>
9(N-1)	1	0	0	1
0	0	0	0	0

 $Q_{i-1}$ の変化により、 $Q_i$ は $1 \rightarrow 0$ となるからである。初段の $FF_0$ については $Q_{i-1}$ はクロックパルスであると考えればよい。すなわち、クロックパルスは必ず $1 \rightarrow 0$ と変化すると考えて入力の修正は必要ないと考える。

- (1-b) 前段の $Q_{i-1}$ が $0 \rightarrow 0$ であれば $Q_i$ は変化しないのでクロックに合わせてなんらかの方法で $FF_i$ を反転させてやる必要がある。そこで、状態N-1のとき 1となっているFFの出力のすべてとクロックパルスのANDをとり、これと前段の出力 $Q_{i-1}$ のQRをとったものを $FF_i$ のクロック入力とする。このようにすると $FF_i$ に強制的に外部からクロックパルスが挿入される形となり、 $Q_i$ は0となる。
- (2) Q<sub>i</sub>が0→0となる場合
- (2-a) 前段の $Q_{i-1}$ が、すなわち $FF_i$ の入力が $1 \rightarrow 0$ であればそのままにしておくと $Q_i$ は $0 \rightarrow 1$ となってしまうので、この $FF_i$ がクロックパルスによって変化しないように、カウンタの状態がN-1になったとき 0となる信号 $(FF_i$ より上位のFFのうち1が立っているもののNAND出力でよい)を $J_i$ ( $FF_i$ のJ入力端子)に入れておく、初段の $FF_0$ の場合

 $Q_i$  $Q_0$  $Q_1$  $Q_3$  $Q_2$ カウント値 1 0 0 1 0 0 0 0 0 (1-a) により不要 (2-b)修正措置 (2-a)(1-b)により不要

表 7.2 10 進非同期式カウンタの入力修正法




図 7.5 10 進非同期式カウンタ

にはクロックパルスをQ<sub>i-1</sub>と考えてこの措置をしておく.

(2-b)  $Q_{i-1}$  が $0 \rightarrow 0$  であれば $Q_i$  はそのまま0 を保つので何も措置をしな

非同期式10進カウンタの場合にこれらの方式に従ってとられる修正措置を表7.2に示す。また回路構成を図7.5に示す。

### 7.3 N 進同期式カウンタ

各段のFFがつぎにとるべき状態をもとにカルノー図を用いて回路を構成する方法について述べる。例として、6進カウンタをとりあげる。6進カウンタは $2^2$ <6<2 $^3$ であるから 3段のFFで構成できる。各FFの状態をLSB(最下

表 7.3 6 進カウンタのつぎにとるべき状態

状態	一			つぎの状態 Qo' Qı' Q2'		
カウント値	Q <sub>0</sub>	$Q_1$	Q <sub>2</sub>	Qo'	$Q_1'$	$\mathbb{Q}_{2}'$
0	0	0	0	1	0	0
1	1	0	0	0	1	0
2	0	1	0	1	1	0
3	1	1	0	0	0	1
4	0	0	1	1	0	1
5	1	0	1	0	0	0

位ビット)より $Q_0$ ,  $Q_1$ ,  $Q_2$ とする. そして, 各カウンタがつぎにとるべき状態(カウント値が1増えたときの状態)を各々 $Q_0$ ,  $Q_1$ ,  $Q_2$  とする. カウンタのカウント値は0から5まで順次増加した後、0に戻る. したがって、カウンタの現在の状態とつぎにとるべき状態を求めると表7.3のようになる. そこで、各々のつぎの状態( $Q_0$ ,  $Q_1$ ,  $Q_2$ )についてカルノー図をつくると表7.4のようになる.

表 7.4 6 進カウンタのカルノー図

	$Q_0'$	
$Q_0Q_1$	0	1
0.0	1	1
10	0	0
11	0	×
01	1	X

ir N	Qí'	
$Q_0Q_1$	0	1
0.0	0 :	.0
10	1	0
. 11	0	×
0.1	(1	

		$Q_2'$	
1	$Q_0Q_1$	0	- 1
	0.0	0	
	10	0	0
	11	1	
	01	0	$(\times)$




図 7.6 6 進同期式カウンタ


これらのカルノー図の簡約化より, つぎにとる べき状態はつぎのようになる.

$$Q_0' = \overline{Q}_0 \tag{7.1}$$

$$Q_1' = \overline{Q}_0 Q_1 + Q_0 \overline{Q}_1 \overline{Q}_2 \tag{7.2}$$


$$Q_2' = Q_0 Q_1 + \overline{Q}_0 Q_2 \tag{7.3}$$

これらの式より、6進カウンタは図7.6のようにして構成できる。カウント値は各FFの $Q_n(n=0,1,2)$ より取り出す。なお、ここで図7.7の上の回路と下の回路は同じ機能を持つことに注意しよう。図7.7上と下は同じ機能を持つ




### 7.4 非同期式減算カウンタ

上に述べたカウンタはカウント値が1ずつ増えていくものであった。逆に1



(a) 次段クロックをQnから取る方法



(b) 出力をQnから取る方法

図 7.8 減算カウンタ

ずつ減少していくカウンタもある。減算カウンタの使い方としパルスで、最初に一定の初期値をFFに設定し、順次カウント値を減らしていき、カウント値が0になれば所定のカウント値になったということでカウント終了とする使い方もよく行われる。





図 7.9 減算カウンタタイムチャート

減算カウンタ(ダウンカウンタ)は通常の加算カウンタにおいて、次段に接続する出力を $Q_n$ の代りに $\overline{Q}_n$ から接続すればよい(図7.8(a)). なお、カウンタ出力を $Q_n$ の代りに $\overline{Q}_n$ からとることによっても減算カウンタになる(図7.8(b)). 減算カウンタのタイムチャートを図7.9に示す。これらはいずれも、初期値  $111_2$ から減算していくようになっている.

### 7.5 同期式減算カウンタ

上と同様の考え方で、次段入力のための AND を Q の代りに $\overline{Q}$ から と れば減算カウンタが実現できる。 図7.10に16進加算カウンタと16進減算カウンタの比較を示す。 なお、非同期式減算カウンタと同じく、カウン タ出力を  $Q_n$ の代りに $\overline{Q}_n$ からとることによっても減算カウンタとすることができる。






図 7.11 同期式可逆カウンタ

### 7.6 可逆カウンタ

加算、減算の両方の機能を持ったカウンタで、制御入力により加算も減算もできる。したがって、たとえば $0\sim9$ まで加算していき、その後0まで減算していくことなどができる。

先に減算カウンタの節で述べたことからわかるように、可逆カウンタは図7.11のように、次段FFへの入力を制御入力で切り換えることで実現できる。非同期式でこのような切換えを行うとアップ/ダウン切換え入力の影響でFFがトリガ(状態反転)され、誤動作する。そこで、ICされたカウンタではこのような問題をさけるためにもすべて同期式が使われているのである。

### 演習問題

[7.1] 非同期式カウンタと同期式カウンタの違いについて述べよ

[7.2] JK-FF 74LS76(図7.12)およびゲート類を用いて、7進非同期式カウンタをつくれ。




図 7.12 JK-FF 74LS76

[7.3] D-FF 7474(図7.13)およびゲート類を用いて 5 進同期式カウンタをつくれ。




図 7.13 D-FF 7474(N, LS, HC, AC)

# 8 カウンタ MSI


## 8.1 同期式カウンタ MSI

IC 化されたカウンタは安定性の面から、すべて同期式である。 同期式カウンタ MSI には 4 ビットの 10 進カウンタと 16 進カウンタがある.

10 進カウンタには 74160(N, LS, HC, …), 74162(N, LS, HC, …)があり, 16 進カウンタには 74161(N, LS, HC, …), 74163(N, LS, HC, …)がある。これら はクロックの立ち上りでトリガされ, カウント動作が行われる。また, 任意の 初期値を並列にセットできるようになっている。

図8.1には4ビット同期式カウンタMSIのピン配置および内部回路を示す. また、動作表を表8.1に示す. 74160はクリア端子が各FFのクリア入力に接続されており、クリア信号が入ればカウンタ出力は他に優先して随時クリアされる. これを、非同期クリアという. それに対し、初期値のロード(プリセット)は、あらかじめデータ入力端子に用意されたデータ(初期値)がクロックのポジティブエッジ(立ち上り)で各段のFFに一斉にとり込まれるようになっている.これを同期プリセットという. 74160(10進)および74161(16進)は非同期クリアであり、74162(10進)および74163(16進)は同期クリア(クロックのポジティブエッジでクリアされる)である. なお、プリセットに関してはいずれも同期プリセットである.

イネーブルPおよびイネーブルTはいずれも"H"としなければカウント動作をしない。 リプルキャリー出力は 10 進カウンタの場合はカウント値"9"の期



(a) 74160 (10進), 161 (16進), 162 (10進), 163 (16進)のピン配置




図 8.1 4ビット同期式カウンタ MSI(74160(N, LS, HC, …), 74162(N, LS, HC, …), 74163(N, LS, HC, …))

	入	力			出	力	
Clear	Load	СК	Ena	Chable QAQBQCQD		Ripple	動作
Clear	Loau	CK	Р	P T CARRETTE	Carry		
Н	Н	7 4	Н	Н			カウント
Н	L		×	×	$D_AD_BD_CD_D$	-	データセット
L	×	×	×	×	LLLL		クリア
Н	×	×	×	Н	H L L-H	H	_

表 8.1 4ビット同期式カウンタ74160の動作状態

間中ずっと、また16進カウンタの場合にはカウント値"15"の期間中ずっと出る。同期式カウンタを複数個縦続接続して4ビット以上のカウンタを構成するときには、図8.2のように、リプルキャリー出力を次段のイネーブルP, T端子に接続する。





図 8.2 同期式カウンタ MSI の接続(高速動作)

## 8.2 可逆カウンタ MSI

同期式(加算)カウンタと同じく, 同期式可逆カウンタ MSI に も 4 ビット 10 進カウンタと 16 進カウンタがある. 10 進カウン タには, 74168(LS, S, ALS,

…), 74190(N, LS, HC, …), 74192 (N, LS, HC, …)があり, 16進カウンタには74169(LS, S, ALS, …), 74191 (N, LS, HC, …), 74193(N, LS, HC, …)がある。同期式カウンタと同じく, これらはいずれもクロックのポジティブエッジでカウント動作を行う。

図8.3に可逆カウンタ MSIのピン 配置を示す、また、多ビットカウン タへの拡張法を図8.4に示す. 表8. 2には74LS168の動作表を示す。 168, 169, 190, 191 においては加算。 減算の切換えはup/down入力端子  $(U/\overline{D}$  state  $D/\overline{U}$ )  $\delta P = \mathcal{I}(U)$ するかダウン(D)にするかにより行 ら、クロック入力はアップとダウン で共通である。168, 169の多ビット 拡張法はU/D端子がある点を除け ば同期式カウンタのそれと同じであ る。190,191はリプルキャリーの代 りにリプルクロックが出てくるため. 図8.4(b)のように接続することに より多ビットへの拡張を行うことが できる。これに対して、192,193で はクロック入力端子がアップとダウ ンで別々になっており、図8.4(c) のように拡張接続される。データの



(c) 74192 (N,LS,HC,…) 図 8.3 可逆カウンタのピン配置

DOWN UP

INPUT OUTPUTS INPUTS OUTPUTS




図 8.4 可逆カウンタの多ピットカウンタへの拡張

表 8.2 同期式プリセット可能10進カウンタ74LS168の動作状態

	入		カ		出	力		
Load	U/D	CK	En	able	Q <sub>A</sub> Q <sub>B</sub> Q <sub>C</sub> Q <sub>D</sub>	Ripple	動	作
2000		On	P	T	& A & B & C & D	Carry		
Н	Н		L	L	_	_	カウン	Lup
Н	L	T	L	L	-		カウン	ㅏ dn
L	×		×	×	$D_AD_B^{}Q_CQ_D$		データ	セット
×	Н	×	×	L	HLLH	- F	_	-
×	L	×	×	L	LLLL	L	_	•

ロードに関しては168,169がクロック同期, 190~193は非同期である。図8.5 には190,191の内部回路を示す。





図 8.5(a) 同期式カウンタ MSI 内部回路


# 8.8 シフトレジスタ MSI

シフトレジスタはFFを縦続接続し、データをシフトしていく機能を持たせたものである。これはデータの直列・並列の変換に使える。




(b) 74191 (N,LS)-16進-図 8.5(b) 同期式カウンタ MSI 内部回路

図8.6には直列データを並列データに変換することのできるシフトレジスタ 74164(N, LS, HC, …)のピン配置および内部回路を示す。A, B端子から順次クロックに同期して入力されたデータは出力端子 $Q_A \sim Q_H$ から並列的に出力される。これとは逆に、並列データを直列データに変換できるシフトレジスタ74165 (N, LS, HC, …)を図8.7に示す。並列にデータを入力するためには、シフト/ロード端子を"L"にする。また、クロック禁止端子を"H"にしたのちシフト/ロード端子を"H"にするとシフトレジスタはホールド状態となり、たとえクロックが入力されてもシフトは起らない。シフト/ロード端子が"H"でクロック



(D) M部間角 図 8.6 8ビットンフトレジスタ74164(N, LS, HC, …)



禁止端子が"L"の場合にはクロックパルスによりデータのシフトが起こる。

## 8.4 可逆シフトレジスタ

通常のシフトレジスタは一方向のみにデータをシフトする機能を持っているが、両方向にデータをシフトできるシフトレジスタも構成できる。これを**可逆シフトレジスタ**という。

可逆シフトレジスタの構成原理図を図8.8に示す。すなわち、各段のFFの入力を左のFFの出力から入れる(右シフト)か、右のFFの出力から入れる(左シフト)かの選択をスイッチで行えばよい。実際の3ビット可逆シフトレジスタの構成例を図8.9に示す。右/左シフト切換え入力が0のとき右シフト、1のとき左シフトとなる。

図8.10には4ビット可逆シフトレジスタ MSI 74194(N, LS, HC, …)のピン配置および内部回路を示す。また、動作表を表8.3に示す。左右シフトの切換




図 8.8 可逆シフトレジスタ原理




図 8.9 可逆シフトレジスタ




図 8.10 4ビット可逆シフトレジスタ74194

えは mode control により行われる. このほか、可逆シフトレジスタ MSI には8 ピットの74198 や、左右シフトのクロック入力端子が別個になっ ている7495 (N, LS, HC, …) などが ある. ただし、7495 を可逆シフト レジスタとして利用するためには外 部接続を必要とする.


表 8.3 4 ピット可逆シフトレジスタ 74194 (N, LS, HC)の動作表

	入 力							
<i>C</i> 1	Mode o	ontrol	С	K	動作			
Clear	S1	S0	N	LS,HC				
Н	L	Н			右シフト			
Н	H	L	7	T	左シフト			
Н	H	Н			ロード			
Н	L	L	×		ホールド*			
T	×	×	×	×	クリア			

\*NタイプはクロックLの期間中S1=S0=L にすると1ビットシフトしてホールドする。 クロックHの期間中ならそのままホールド・

## 8.5 リングカウンタ

リングカウンタとは、シフトレジスタのシリアル出力をシリアル入力端子に接続、すなわち、円環状に接続し、かつ"1"のパルスが1個だけリング内をぐるぐる回るようにしたものである。リングカウンタの構成例を図8.11に示す。また、その真理値表を表8.4に示す。このカウンタはパルスのカウントよりも






図 8.11 5進リングカウンタ

むしろ、そのパルスシフト機能を利用して、表8.4 5進リングカウンタの真理値表 図8.12のように多数のデータを選択多重 化して1本の線にまとめるマルチプレクサ の制御信号などに利用されることが多い。

なお、上のような構造のリングカウンタ では1個のパルスがリング内をぐるぐる回

	A	В	С	D	Е
0	1	0	0	0	0
1	0	1	0	0	0
2	0	0	1	. 0	0
3	0	0	0	1	0
4	0	0	0	0	1

る構造であるため、途中で誤りが起ってパルスが複数個になったり、消滅した りするとイニシャライズするまでもとに戻らない。そこで、そのような異常状 態になると自動的に正常な状態に戻す機能を持った自己修正形リングカウンタ もある。また、リングカウンタのFFの一部の入出力線をねじって通常のリン グカウンタと異なるパターンを出力するようにしたツイストリングカウンタも ある.




図 8.12 リングカウンタによるマルチプレクサ制御

# 8.6 レートマルチプライヤ MSI

このMSIの機能概念図を図8.13に示す。たとえば、左から64発のクロック パルスが入るとする. このうち指定された個数のパルスが右から出力される. これは、入力周波数が M/64 に分周されたとみることができる。また、入力周 波数を $f_i$ としたとき、 $f_i/64$ の周波数がM倍されたと考えることもできる。こ




図 8.13 レートマルチプライヤ機能の概念

## の意味で、レートマルチプライ

ヤと呼ばれるのである。実際にはレートマルチプライヤの内部では入力パルスを間引くことによりそのような機能を実現しているので、たとえ入力パルスを等間隔で入れたとしても出力パルスは一般に不等間隔となる。

レートマルチプライヤMSI の例として7497をとりあげ、 そのピン配置、内部等価回路、 機能表をそれぞれ図8.14、図 8.15、および表8.5に示す。




図 8.14 レートマルチプライヤ7497のピン配置

図8.15 において、図の上半分はカウンタであり、FFによりクロックパルスが順次、分周されていく、 $Q_A$ はクロックパルスが1/2分周されたものである。したがって、レート入力Fがある("H")とき、ANDゲートFはクロックパルスの半分を通す。ANDゲートEは $\overline{Q}_A$ と $\overline{Q}_B$ に接続されているので、ゲート入力Eがあるとき、ゲートFが通さなかったクロックパルスのうち、また半分を通す。以下、各ゲートは残り半分ずつの個数のパルスの出力の可否を決定する。このように出力パルス数Mは入力A~Fに応じてつぎのように決まる。

出力パルス数 M=2<sup>5</sup>·F+2<sup>4</sup>·E+2<sup>3</sup>·D+2<sup>2</sup>·C+2<sup>1</sup>·B+2<sup>0</sup>·A




表 8.5 7497の機能表

				入	力							出:	カ
CLEAR		STRO-		BIN	ARY	R.F	ATE			UNITY /CAS-	論理	レベル,	/パルス数
	BLE	BE	F	E	D	С	В	A	パルス数	CADE	Y	Z	ENABLE
Н	×	Н	×	×	×	×	×	×	×	Н	L	Н	Н
L	L	L	L	L	L	L	L	L	64	Н	L	Н	L
L	L	L	L	L	L	L	L	H	64	Н	1	1	L
L	L	L	L	L	L.,	L	Η	L	_ 64	Н	2	2	L
L	L	L	L	L	$\mathbf{L}_{t}$	H	L	L	64	H	4	4	L
L	L	L	L	L	H	L	L	L	64	Н	8	8	L
L	L	L	L	H	L	L	L	L	64	H	16	16	L
L	L	L	H	L	L,	L	L	L	64	H	32	32	L
L	L	L.	H	H	Η	Н	Н	Н	64	Н	63	63	L
L	L	L	Н	Н	Н	Н	Н	Н	64	L	Н	63	L
L	L	L	Н	L	L	Н	L	L	64	Н	36	36	L

## 演習問題

[8.1] つぎの語句を説明せよ。

- (1) シフトレジスタ
- (2) リングカウンタ

[8.2]  $\overline{\text{CLR}}$  パルスを1個以上入れた後,Aにパルスをちょうど5個,Bにパルスをちょうど7個この順に入れ,さらにCから入力"1"を入れると,その間出力が"1"になる回路を,BCD カウンタ74160(図8.16)およびゲート類を用いて構成せよ。明示していない端子の措置は示さなくてもよい。




図 8.16 BCD カウンタ 74160(N, LS, HC, …)

# 9 演算回路

## 9.1 加 算 器

最も基本的な演算回路であり、減算器や乗算器の基本ともなる。

#### 9.1.1 半加算器

加算器の基本となる回路が半加算器(ハーフアダー; half adder; HA)である。これは、1ビット同士の加 算を行うことのできるものである。1ビット同士の加 算では1+1となったとき、桁上げが起る。1ビット 2進数XとYの和をS、桁上げをCとしたときの真理 値表を表9.1に示す。SはExclusive ORで構成でき


表 9.1 半加算器の真理 値表

巨大								
2 追	<b>数</b>	和	桁上げ					
X	Y	S	С					
0	0	0	0					
0	1	1	0					
1	0	1	0					
1	1	0	1					

る. また、Cは入力XとYがともに1のとき、1を出せばよい. したがって、半加算器は図9.1の回路で実現できる.

## 9.1.2 全加算器

半加算器は下の桁からの桁上げ (キャリー)を考慮しない構成になっている。図9.2および9.3に示



すように、多ビット同士の加算では下位 の桁からの桁上げが生じる。この下位か らの桁上げも処理できる 1 ビット分の加 算器が全加算器(7ルアダー; full adder のキャリー ; FA) である。図 9.3においては k=0,1, …, n-1 について

$$S_k = C_{k-1} \oplus X_k \oplus Y_k \quad (9.1)$$

$$C_k = C_{k-1} X_k + X_k Y_k + Y_k C_{k-1} \quad (9.2)$$

である。ただし、 $C_{-1}$ =0とする。また、 $\oplus$ は  $\mod 2$  の加算で、Exclusive OR、または  $\mod 2$  の加算で、Exclusive OR、または  $\mod 2$  のようを使って実現できる。これらより、全加算器は $\mod 2$  のように、半加算器2 個を使って実現すること  $\mod 2$  ができる。全加算器の真理値表を表  $\mod 2$  2に示す。





図 9.2 4ビット同士の加算例

図 9.3 2進数の加算



9.1.3 並列加算器

複数個のFAを並べることにより、多ビット 2進数同士の加算を並列的に行うのが、並列加 算回路である。これは、図9.5のような回路で 実現できる。ただし、キャリーに関しては直列 的に加算されるため、桁上げが続くとき、時間 遅れが生じる。そのため、このような形式のキ

表 9.2 フルアダー真理値表

CI	Х	Y	S	C <sub>0</sub>
0	0	0	0	0
0	0	1	1	- 0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1
				-

ャリーをリップルキャリーという。図9.5において、LSBにはキャリー入力がないので、入力は0としておく。または、LSBのみFAの代りにHAを用いてもよい。並列加算を行うためのMSIとして2ビットの7482、4ビットの7483




図 9.5 並列加算回路

(N, LS), 74283(N, LS, HC)がある。図9.6および9.7にはこれらのMSIのピン配置と内部回路を示す。

# 9.1.4 キャリールックアヘッド方式

キャリーに関しても並列に演算を行い、時間遅れをなくした方式はキャリールックアヘッド(キャリー先見)方式と呼ばれる。この方式について以下に述べる。

加数をX, 被加数をYとするとき、nビット目の加算で発生するキャリー $C_n$ は

$$C_n = X_n Y_n + (X_n + Y_n) C_{n-1} = G_n + P_n C_{n-1}$$
(9.3)

ここに

$$G_n = A_n B_n 
P_n = A_n + B_n$$
(9.4)

で与えられる。 $G_n$ はnビット目で発生するキャリーを表しており、キャリ一発生関数(carry generate function) と呼ばれる。また、 $P_n$ は、下位の桁からのキャリーを上位の桁へ伝える役割をする関数で、propagate function)と呼ばれる。式(9.3)を展開すると

$$C_{n} = G_{n}$$

$$+ P_{n}G_{n-1}$$

$$+ P_{n}P_{n-1}G_{n-2}$$


$$+ P_{n}P_{n-1}P_{n-2}G_{n-3}$$

$$+ \cdots$$

$$+ P_{n}P_{n-1}P_{n-2}\cdots P_{1}G_{0}$$

$$+ P_{n}P_{n-1}P_{n-2}\cdots P_{1}P_{0}C_{-1}$$
(9.5)

この式において、各P,Gは伝播時間遅れなくつくれるから、 $C_n$ も伝播時








図 9.6 2ビットフルアダー7482

間遅れなくつくれることがわかる。ただし、実際には上の式をこのまま回路実現することは、とくにnが大きくなったとき、困難になる。そのようなときには全ビットをブロックに分割し、各ブロック内および各ブロック間でキャリーの先見を行う。

キャリールックアヘッド回路 MSI 74182を図 9.8 に示す。最上位キャリーは 図 9.9 のようにして求める。この回路は、図 9.10 のように使用する。





(a) 7483 (N,LS)ピン配置

(b) 74283 (N, LS, HC,…) ピン配置




図 9.7 4ビットフルアダー

## 9.1.5 直列加算回路

直列加算を行うと時間はかかるが、とくに大きなビット数のデータに対して も少ない構成要素で実現できる。図9.11に回路を示す。




図 9.8 キャリールックアヘッド回路 MSI 74182 (N, LS, HC, …)




図 9.9 74182 における最上位キャリーの計算

## 9.2 減算回路

減算回路には直接減算を行う方法と補数を用いて行う方法がある. 小規模な 減算専用の回路では直接法が、また、大規模・複雑な回路では加減算を統一的

#### 9 演算回路




図 9.11 直列加算回路

に扱うことのできる補数を用いる方法が使われることが多い。

## 9.2.1 半減算器

1ビットの数同士の減算を考えてみよう。この真理値表を表9.3に示す。こ

れからわかるように、2数の差Dは Exclusive OR 回路で求めることができる。ただし、これ以外に析借りB(borrow)が必要である。これらを実現する回路を図9.12に示す。これを半減算器(N-7サブトラクタ;half subtractor;HS)と呼ぶ。

## 9.2.2 全減算器

表 9.3 半減算器の真理値表

2 近	数	差	桁借り
X	Y	D=X-Y	В
0	0	0	0
1	0	1	0
0	1	1	1
1	1	0	0
·		/	

点線内はExclusive ORと同じ

多ビットの数の間の減算を考える。各対応するビットの間では、1ビット数同士の減算が行われるが、このとき、下位の桁からの桁借りが入ってくる。こY-の桁借り入力Bも含めた場合の





図 9.12 半減算器

1ビット数減算の真理値表を表9.4に示す。また、これを実現する全減算器(フルサブトラクタ; full subtractor; **FS**)回路を図9.13に示す。

# 9.2.3 並列減算器

一般の減算, たとえば44-25を2進数演算で実現すると図9.14のようになる。このような2つの2進数の減算は加算の場合と同じく、図9.15のような並

7	₹ 9.	4 :	全減算	すの真理値表
	入		カ	出力
	X	Y	В	D B <sub>0</sub>
	0	0	0	0 0
	1	0	<u>_0</u>	1 0
	0	1	0	1 1
	1	1	0	0 0
	0	0	1	1 1
	1	0	1	0 0
	0	1	1	0 1
6	1	1	1	1 1



一般形

$$X$$
  $X_3$   $X_2$   $X_1$   $X_0$  被減数  $X$  演数  $Y$   $Y_3$   $Y_2$   $Y_1$   $Y_0$  神間差  $D'$   $Y_3$   $Y_3$   $Y_4$   $Y_4$   $Y_5$   $Y_5$   $Y_5$   $Y_5$   $Y_7$   $Y_8$   $Y_8$ 


図 9.14 多ビットの 2進数同士の減算(矢印はボローの出た原因を示す)

列減算回路や,直列減算回路で実現できる. しかしながら,2つの数の減算結果が負になる場合まで考慮すると,負数については補数表示を行い,加減算をすべて加算のみで統一的に行う以下の方式が便利である.

#### 9.2.4 補数による減算

基準となる数Bからある数yを引いたものを、その数の補数という。補数による減算とは、減数yをその補数(B-y)で置き換え、被減数xとの加算を行うことにより、減算を行うものである。すなわち、いまx-yを求めたいとする。

- (i) -yを補数表示(B-y)にしておく.
- (ii) x+(B-y)を求める.
- (iii) この結果、B+(x-y)が得られるので、これからBを引けば減算結果x-yが得られるわけであるが、x-yが正の場合支障なくそれを行うことができる。



(iv) x-y が負の場合には、得られた結果は求めたい結果の補数表示となっている。

ここでは、以下のように左の数が右のような**補数表示**に対応していることが わかる。

$$y$$
を引くという操作すなわち  $-y \longleftrightarrow (B-y)$   
 $x-y \longleftrightarrow B+(x-y)$ 

したがって、たとえばB-yは、yの補数であり、またそれは-yの補数表示である

このようにすると、加算と減算、および正数と負数が統一的に表現できる。 ただし、補数を得る操作・回路が必要となり、そのためその操作が簡単な1の 補数や2の補数が通常使われる。

以下では、補数に対してもとの数を**原数**と呼ぶ。また、減算の結果、補数の形で求まった答の補数をとってもとの数に戻したものを**真数**と呼ぶ。なお、ある数xの補数の補数はB-(B-x)=xより原数に等しい。すなわち、真数は原数に等しい。

#### 9.2.5 1の補数

n桁の 2 進数に対して基準数を  $2^n-1$  として補数をとったものが 1 の補数 である。たとえば、4 ビット 2 進数の場合、基準数は  $(2^4-1)=15_{10}=1111_2$  となる。したがって、2 進数  $1101_2$  に対する 1 の補数は  $1111_2-1101_2=0010_2$  となる。これは、原数の 1 と 0 を入れ換えただけであることがわかる。すなわち

一般に、2 進数の1の補数は各ビットを反転することにより得られるのである。

## 9.2.6 2の補数

n 桁の2進数に対して基準数を2<sup>n</sup>として補数をとったものである。したが

って、「2の補数」というよりも「2<sup>n</sup>の補数」であると覚えたほうが理解しやすい。たとえば、4ビット2進数の場合、基準数は $2^4$ = $16_{10}$ = $10000_2$ となる。したがって、2進数 $1101_2$ に対する**2の補数**( $2^4$ の補数)は $10000_2$ - $1101_2$ = $0011_2$ となる。

1の補数の基準数 $2^n$ -1と2の補数の基準数 $2^n$ との差は1である。したがって、それらによる補数の差も1となる。上の例では

1の補数は $1 \ge 0$ を反転することにより求められた。したがって、2の補数は原数の $1 \ge 0$ を反転し、それ(1の補数)に1を加えれば求まる。

#### 9.2.7 2の補数による減算

すでに述べたように、被減数をx、減数をy、基準数をBとしたとき、x-yの減算は

$$x-y=x+(B-y)-B$$

のようにして行うことができる。すなわち、 xにyの補数を加えて最後に基準を引けばよい。以下ではよく使われる2の補数による減算の具体例について述べる。

2の補数を扱う場合,基準数Bは

$$2^n = 1 \underbrace{000 \cdots 0}_{n \text{ (ii)}}$$

となる。したがって、減算結果が正数の場合、xにyの補数を加えた和から、n+1ビット目の1をとればよい。

【例】 n=4, x=13, y=6 の場合、29.16 のようになる。

つぎに、減算結果が負になる場合を考えてみよう.

$$Z = x + (B - y) = B + (x - y)$$

としたとき

$$x-y=x+(B-y)-B=Z-B$$

図 9.16 2の補数による減算(結果が正の場合)

はZの補数に負号をつけたものになっている。別な見方をすれば、xにyの補数を加えたZは減算結果の絶対値の補数をとったものになっている。

すなわち、Zは減算結果x-yの補数表示になっている。このような場合の例を2.17に示す。

【例】 いまn=4, x=6, y=13とする.

6 
$$x=0110$$
  $x=0110$   $x=0110$   $x=0110$   $y=1101$   $y=1101$ 

図 9.17 2の補数による減算(結果が負の場合)

上の例では、減算結果が負数の場合、真数を得るために再度補数演算を施した。しかしながら、多くの加減算を統一的に扱うためにはそのつど真数を得るのではなく、負数はできるだけ補数のままにしておいたほうが便利である。そして、必要なときのみ真数に戻すのである。そのために、MSBの1つ上の第n+1ビット目が符号桁に対応するように表9.5のような補数表示を用いる。すなわち、絶対値がnビット2進数で表される正または負の数aを

$$b = \begin{cases} a & a \ge 0 \text{ obs} \\ 2^{n+1} + a & a < 0 \text{ obs} \end{cases}$$

なる b で表す. 別の表現をすれば

$$b=B'+a$$

$$=2^{n+1}+a \pmod{2^{n+1}}$$

-3

-4

-5

-6

-7

10進数表示	絶対値表示	補数表示	
+7	+111	0111	
+6	+110	0110	
+5	+101	0101	
+4	+100	0100	
+3	+011	0011	
+2	+010	0010	
+1	+001	0001	
0	+000	0000	
-1	-001	1111	
-2	-010	1110	

-011

-100

-101

-110

-111

表 9.5 符号桁を含めた補数表示(n=3)




図 9.18 符号桁を含めた2の補数表示

ここに、B'は基準数2<sup>n+1</sup>である。

この補数表示と原数の関係を図示すれば図9.18のようになる.

1101

1100

1011

1010

1001

符号桁を持つ(符号桁も入るよう1ビット長くした)補数表示を用いると、加減算とも同じ加算の形式で実行できる。ただし、負数は補数の形で表されることになる。図9.19に例を示す。

これらと、符号桁を使わない減算を比べてみると、符号桁を使うほうが符号 桁のため1ビット長い演算をしなければならないが、演算の形式は両者同じで あり、符号桁を使うほうが演算の制御が楽になる。

## 9.2.8 オーバフローとアンダフロー

演算結果が表示可能範囲を超えると、オーバフローまたはアンダフローが発生し、正確な解が求まらなくなる.

【例】 n=4のとき、これに符号桁をつけても表示可能範囲は $-15\sim+15$ である。結果がこの範囲を越える加減算ではオーバフロー、アンダフローが発生する。

【例 1】 n=4, x=13, y=6(減算結果が正)の場合

【例 2】 n=4, x=6, y=13(減算結果が正)の場合

【例 3】 n=6, x=52, y=17(減算結果が正)の場合

【例 4】 ■=6. ■=17. y=52 (減算結果が負)の場合

図 9.19 符号桁を持つ補数表示による減算例

オーバフロー,アンダフローに対する対策は、演算のビット長をもう1ビット長くしておくことである。すなわち、つぎのようにすればよい。

#### 9.2.9 2の補数回路

さきに述べたように、2の補数を得る ためには2進数原数の1と0を反転し、 1を加えればよかった。したがって、これは図9.20のような回路で実現できる。 また、2の補数による減算回路は図9. 21のようにして実現できる。

## 9.2.10 加減算回路

2の補数を用いて、加減算両方が可能 な回路を図9.22に示す、減算の場合、 制御信号は1を入れる。このとき、4ビ ット全加算器には反転した信号が入るが、  $X_0$   $X_0$   $X_1$   $X_1$   $X_2$   $X_2$   $X_3$   $X_4$   $X_4$   $X_5$   $X_5$   $X_5$   $X_4$   $X_5$   $X_5$   $X_5$   $X_6$   $X_8$   $X_8$ 

キャリー入力も入るため、2の補数を入れることになる。

加算のときには $C_0$ はキャリー出力になっている。減算のときには $C_0$ が1の

とき減算結果は正、0 のときには負で、 $S_0 \sim S_3$  は補数が出力されている。

減算した結果が負で、それを真数に戻す必要があるときには、 $S \cdot \bar{C}_0$ が1の条件で出力を2の補数回路に通せばよい。




図 9.21 2の補数による減算回路(とくに減算結果が負のとき 2の補数で出力される)




図 9.22 4ビット加減算回路




図 9.23 符号桁つき 2の補数表示を用いる加減算器  $MSB(X_i, Y_i, S_i)$ は 符号桁である。入力 X, Yはオーバフロー,アンダフローが生じないように $-(2^6-1)\sim(+2^6-1)$ とし, 2の補数表示を用いる。出力は $-(2^7-1)\sim+(2^7-1)$ の符号桁つき 2の補数表示となる。

符号桁つき 2 の補数表示を用いて 2 数 X, Y の加減算を統一的に行う回路を図 9. 23 に示す.入出力とも符号桁は MSB とする.入力 X, Y を -63~+63 の範囲にしておけば出力のオーバフロー,アンダフローによる誤りは生じない.出力は -127~+127 の範囲の符号桁 つき 2 の補数表示となる.




図 9.24 ALU 74181(N, LS, HC, …)のピン配置

# 9.2.11 ALUによる加減算

コンピュータのCPU(central processing unit)においては加減算や論理演算など各種の基本演算が行われるが、それを受け持つのがALU(arithmetic logic

unit;算術論理演算機構)である。

代表的なALU 74181のピン配置を図9.24に示す。また、端子の意味と機能を表9.6、9.7に示す。たとえば、S3 S2 S1 S0=LHHL、M=L、 $C_n$ =Lとすると、AマイナスBを実行できる。図9.25には内部等価回路を示す。加算は内部的にキャリールックアヘッド方式で計算される。74LS181ではFは最大

表 9.6 ALU 74181 の端子の意味

記号	機能
A3, A2, A1, A0 B3, B2, B1, B0 S3, S2, S1, S0 C <sub>n</sub> M F3, F2, F1, F0 A=B P C <sub>n+4</sub> G	入力A 入力B 演算機能選択入力 キャリー入力 モード制御入力 演算出力 比較器出力(オープンコレクタ) キャリー伝播出力 キャリー出力 キャリー発生出力

表 9.7 ALU 74181 等の演算機能

機	AL:	選択		正論理データル	こ対して			
10%	115	יער צבא	M=H	M=L()	M=L(算術演算)			
\$3	\$2	S1 S	0 (論理演算)	C <sub>n</sub> =H(キャリーなし)	C <sub>n</sub> =L(キャリーあり)			
L	L	L L	$F = \bar{A}$	F=A	F=A Plus 1			
L	L	L H	$F = \overline{A + B}$	F=A+B	F=(A+B) Plus 1			
L	L	H L	$F = \bar{A}B$	$F=A+\overline{B}$	$F=(A+\overline{B})$ Plus 1			
$\mathbf{L}_{\mathbb{S}}$	L	H H	F=0	F=Minus 1(2の補数)	F=Zero			
L	H	L L	$F = \overline{AB}$	F=A Plus AB	F=A Plus AB Plus 1			
L	H	L H	$F=\bar{B}$	F=(A+B) Plus AB	F=(A+B)Plus AB Plus 1			
L	H	H L	$F=A \oplus B$	F=A Minus B Minus 1	F=A Minus B			
L	H	н н	$F = A\bar{B}$	F=AB Minus 1	$F=A\bar{B}$			
H	L	L L	$F = \bar{A} + B$	F=A Plus AB	F=A Plus AB Plus 1			
H	L	L H	$F = \overline{A \oplus B}$	F=A Plus B	F=A Plus B Plus 1			
H	L	H L	F=B	$F = (A + \overline{B})$ Plus AB	F=(A+B)Plus AB Plus 1			
H	L	н н	F=AB	F=AB Minus 1	F=AB			
H	H	LL	%F=1	F=A Plus A*	F=A Plus A Plus 1			
H	H	L H	$F=A+\bar{B}$	F=(A+B) Plus A	F=(A+B) Plus A Plus 1			
H	$\mathbf{H}_{i}^{c}$	H L	F=A+B	$F = (A + \overline{B})$ Plus A	$F = (A + \overline{B})$ Plus A Plus 1			
H	H	H H	F=A	F=A Minus 1	F=A			

機	能	選	択	負 論 理 デ ー タ に 対 し て		
				M=H	H M=L(算術演算)	
\$3	S 2	S1	S 0	(論理演算)	C <sub>n</sub> =L(キャリーなし)	C <sub>n</sub> =H(キャリーあり)
L	L	L	L	$F=\bar{A}$	F=A Milus 1	F=A
L	L	L	H	$F = \overline{AB}$	F=AB Minus 1	F = AB
L	L	H	L	$F = \bar{A} + B$	F=AB Minus 1	$F = (A\overline{B})$
L	L	H	Η	F=1	F=Minus 1(2の補数)	F=Zero
L	Η	L	L	$F = \overline{A + B}$	$F=A$ Plus $(A+\vec{B})$	F=A Plus (A+B) Plus 1
L	Н	L	H	$F = \overline{B}$	F=AB Plus (A+B)	F=AB Plus (A+B)Plus 1
L	Н	H	L	$F = \overline{A + B}$	F=A Minus B Minus 1	F=A Minus B
L	Н	H	Н	$F=A+\overline{B}$	$F=A+\overline{B}$	$F=(A+\overline{B})$ Plus 1
H	L	L	L	$F = \bar{A}B$	F=A Plus (A+B)	F=A Plus(A+B) Plus 1
H	L	L	Н	F=A+B	F=A Plus B	F=A Plus B Plus 1
H	L	Н	L	F=B	F=AB Plus (A+B)	F=AB Plus(A+B) Plus 1
H	L	Н	Н	F=A+B	F=A+B	F=(A+B) Plus 1
H	H	L	L	F=0	F=A Plus A*	F=A Plus A Plus 1
H	Н	L	Н	$F = A\overline{B}$	F=AB Plus A	F=AB Plus A Plus 1
H	Н	Н	L	F = AB	F=AB Plus A	F=AB Plus A Plus 1
H	Н	Н	Н	F=A	F=A	F=A Plus 1

\* 左へ1ビットシフトすることを意味する.

注:+・サーは論理演算, Plus, Minus は算術演算。

38ns, キャリーは最大41ns, で求まる.

## 9.3 乗 算 回 路

## 9.3.1 2<sup>n</sup> 倍および 1/2<sup>n</sup> 倍回路

2 進数の $2^n$ 倍および $1/2^n$ 倍はシフトレジスタ等によるシフト操作のみで実行できる。 $2^n$ 倍は左へnビットシフトし、 $1/2^n$ 倍は右へnビットシフトすればよいのである。図9.26に例を示す。 $2^n$ 倍のときにはオーバフローが起こらないようにしなければならない。そのため図9.26(a)では出力のビット長を長くしてある。ただし、ビット長が長くなっても、シフトに伴って最下位ビットには0が挿入されるだけである。また、 $1/2^n$ 倍のときには右シフトを受けるため、下位ビットは切り捨てられ、上位ビットには0が挿入される。




図 9.25 ALU 74181 内部等価回路




図 9.26 2進数の2m倍および1/2m倍

#### 9.3.2. 組合せ回路方式乗算回路

2 進数同士の乗算は10進数の場合と同じ、、図9.27のように実行できる。 また、これを実現する組合せ回路方式乗 算回路を図9.28に示す。

組合せ回路方式により4ビット2進数 同士の乗算を行うMSIとして74284およ

び74285 がある。74284 は上位 4 桁、74285 は下位 4 桁を計算・出力する。図 9.29 にこれらのピン配置および使用例を示す。なお各出力はオープンコレクタとなっている。

さらに長い桁同士の乗算や、 $\sum x_i y_i$ のような**積和計算**を行う CMOS LSI の






図 9.28 組合せ回路方式の4ビット×4ビット乗算回路

例を図9.30 に示す。8 ビット×8 ビットの積和計算を行うため、出力レジスタは19 ビットになっている。プリロード機能により、出力ライン上の19 ビットデータを積和演算の初期値としてとり込むこともできる。累積制御は乗算だけか、乗算した結果を出力レジスタに足し込むか(加減制御により減算も可)の制御を行う。データ形式制御は2の補数表示か、無符号絶対値表示かの選択を行う。丸め制御はP7に1を加えることにより行う(P8以上が有効)。このほか、16 ビット×16 ビット乗算器や、32 ビット×32 ビット 浮動小数点乗算器LSI なども市販されている。また、高速積和演算器にマイクロプロセッサを組



(a) 74285/284のピン配置



(b) 4×4ビットの並列乗算

図 9.29 乗算 MSI 74285/284

み合わせたシグナルプロセッサもある.




図 9.30 8ビット×8ビット CMOS 積和 LSI (日本プレシジョンサーキッツ社 SM5810. 電源+5V, 入出力は TTL コンパチブル. 乗算時間 45ns)

# 9.4 除 算 回 路

2進数の除算も10進数と同じように行える。ただし2進数の場合は0と1しかないので、被除数から除数が引けるか、引けないかの2種類しかない。引けた場合には商に1を立て、引けなかった場合には0を立てる。これを順次各桁について行えばよい(図9.31)・

この方法には、引けなかった場合、すなわち結果が負になった場合、(a)引いてしまった値を加えたり、別に残しておいた値で引く前の値を回復する方法と、(b)引いた分はそのままにしておいてつぎの桁位置での引算のときに引いてしまった値を加えることによりその精算をする非回復法がある。なお、(b)




図 9.32 2進数除算の実現法

の次桁位置での精算はつぎのようにして行う。すなわち被除数をx,除数をaとして、xのまま残しておくべきところx-aとしてしまったとき、これらは次桁位置では1ビットシフトして考えてそれぞれ02xおよび22(x-a)となる。この位置で、2xからaが引けるかどうかみる(2x-aをつくる)ことは後者2では2(x-a)+aという加算を行うことに相当する。これら(a)(b)の方式に従う除算の例を図9.32に示す。

このうち、(a)の回復法に従うnビット・mビット除算回路の構成法を図 9.33に示す。この回路では最初、被除数がn+m-1ビット Aレジスタの下位 nビット( $A_L$ )に、また除数がmビット Dレジスタにセットされる。Aレジス タの上位mビット( $=A_U$ )からDレジスタの内容を引いたものが正(減算回路出力の MSBが 0)なら商として1を立て、それをAレジスタのLSB入力へセット するとともに、減算結果を $A_U$ に入れる。もしそれが負なら、商として0を立て、それをAレジスタの LSB入力へセットするが、 $A_U$ の内容は変えない。しかる後、Aレジスタの内容を左へ1ビットシフトする。このような操作をn回繰り返せば、商がAレジスタの下位nビット( $A_L$ レジスタ)に求まり、余りが  $A_U$ レジスタに求まる。実際には、このような減算の実行タイミングやシフトのタイミングとその回数を制御する制御回路が必要となる。この減算回路にお




図 9.33 回復法による除算回路

けるAレジスタを中心とするデータの流れを図9.34に示す。




図 9.84 除算(233÷5)のためのレジスタと減算器における データの動き

#### 演習問題

- [9.1] つぎの語句を説明せよ。
  - (1) ハーフアダー, フルアダー
- (2) 2の補数
- [9.2] 正の8ビット2進数(0~2 $^8$ -1)同士の乗算結果は何ビットで表現されるか。 また、除算ではどうか。
- [9.3] 4ビット2進数(MSBを符号桁とし,負数は2の補数表示されている)同士の加算器を4ビットフルアダー7483(複数個使用可)およびゲート類を用いて構成せよ。結果は符号桁,および絶対値を出力せよ。ただし、オーバフローは生じないものとする。
- [9.4] 正の2ビット2進数同士の乗算回路を、4ビットフルアダー7483, およびゲート類を用いて構成せよ。




図 9.35 4ビットフルアダー 7483

# 10 記憶素子

IC記憶素子としては種々のものが開発されている。それらを分類すると図10.1のようになる。




図 10.1 IC 記憶素子

## 10.1 RAM & ROM

RAM (random access memory)は代表的なメモリ素子である。正確にはリードライトメモリというべきものであるが、慣習的にランダムアクセスメモリといわれる。アドレスを指定することにより、任意の記憶場所へ書き込んだり、その内容を読み取ったりすることが自由にできる。ただし、電源を切るとその内容は消失(素発)する。

RAMにはDRAM(dynamic RAM)とSRAM(static RAM)がある。DRAM

はSRAMよりも低速でかつ記憶を保持するための特別な操作(リフレッシュ)を必要とするが、素子当りの容量の点で優れている(4倍)ため、コンピュータの主記憶などでよく使われる。一方、SRAMは高速でリフレッシュ操作を必要とせず使いやすいので、小容量メモリや高速でアクセスする必要のある場合によく使われる。

一方、ROM(read only memory)もランダムアクセス可能なメモリであるが、電源を切ってもその内容は蒸発しない。読み出しは自由であるが、一般に書き込みと消去(消去可能なものについて)には特殊な操作を必要とする。

このほか、RAMのように自由に読み書きでき、かつ電源を切ってもその内容が消失しない不揮発性メモリもあるが、まだ特殊なものである。

また、CCD(charge coupled device)や磁気バブルメモリのように時系列的にデータの読み出し/書き込みができるシリアルアクセスメモリもある。

# 10.2 DRAM

## 10.2.1 原 理

DRAMの基本は、たとえば  $20\,\mu\text{m}^2$  ( $1M\,\text{ビット}$  DRAM) というような小さな面積の場所につくられた  $0.04\,\text{pF}$  というような小さな容量のコンデンサに 電荷を蓄えることにより記憶動作を行う。容量が非常に小さいため、 $2\,\text{s}$  もすれば蓄積された電荷は消えてしまう。そこで安全をみて、たとえば  $2\,\text{ms}$ ごとに各コンデンサの内容を読み出し、再度書き込んでやることが必要となってくる。これを  $9\,\text{TV}$  レッシュという。この操作はユーザが行うが、簡単な制御さえ行えばあとは素子の中で自動的に行うようになっているもの (擬似 SRAM) もある。

図 10.2に DRAM の基本回路原理図を示す。スイッチ $Q_s$ とコンデンサ $C_s$ よりなる 1 ビットメモリセルはマトリクス状に配置されている。各列には 1 個のセンスアンプとその両側に 2 個のダミーセルおよび多数の 1 ビットメモリセルを持ち、それらはセンスアンプの両側に対称に配置されている。





図 10.2 DRAM基本回路原理図(プリチャージ回路などは省略されている)

この回路でLレベルを書き込むときには $Q_1$ 、 $Q_s$ を ONにして入力端子にLレベルを加え、 $C_s$ の両端子間に  $V_{DD}$ をチャージする。読み出すときには、まず書き込みと反対側のダミーセル $C_d$ に $\frac{1}{2}V_{DD}$ をチャージする。つぎに、 $Q_s$ を ONにして $C_s$ と $C_d$ のチャージをそれぞれセンスアンプのL、R端子に加え、 $Q_d$ を ONにして比較する。センスアンプ(FF)は少しでもゲート電圧の高いほうが先に動作するので、急速にAが ON、Bが OFFになる。したがってL端子はLレベルとなり、 $C_s$ には再び  $V_{DD}$ がチャージされる(リフレッシュ)。

実際の IC では、センスアンプは L端子と R端子間の  $50\,\mathrm{mV}$  位の電位差を  $\mathrm{ns}$  の速度で判定を行う性能を持っている。スイッチ類は  $\mathrm{MOS}$  のトランスファゲートでつくられる。また、各ビットラインの非対称性を消すため、読み出しの前には左右のビットラインの浮遊容量の電位を等しくしておくプリチャージが行われる。実際の DRAM の内部構成とピン配置例を図  $10.3\,\mathrm{km}$  にれらはいずれも電源は $+5\,\mathrm{V}$  で、入出力は  $\mathrm{TTL}$  コンパチブルである。これらのピン配



置からわかるように同一容量のメモリでも同一アドレスに何ビットのデータが入れられるかというデータ構成法がいくつか異なるものがある。なお、大容量メモリ素子ではパッケージは $\alpha$ 粒子によりデータが一時的に変ってしまう**ソフトエラー**を防ぐため、 $\alpha$ 線の出にくい材料でつくられる。また、反射により $\alpha$ 線を打ち消す工夫がなされることもある。

アドレスの指定は、行アドレスと列アドレスを分けて順次入れることにより

行われる。これにより、狭いアドレス幅(たとえば8ビットや10ビット)で広い(16ビットや20ビット)範囲のアドレスが指定できる。すなわち、少ないピン数、限られたパッケージサイズに大きな容量のチップを収容できる。このような方式をマルチプレクスドアドレス方式と呼ぶ。WEは write enable で、これがLレベルのときデータの書き込みができる。RASは row address strobeで、これを用いて初めの8ビットを受けつけ、つぎに、CAS(column address strobe) を用いてつぎの8ビットのアドレッシングを行う。

#### 10.2.2 動作タイミング

図 10.4には DRAM の動作タイミングを示す。まず,行アドレスをアドレス線にセットしておき RAS を L レベルに下げると,行アドレスが内部に ラッチされる。それは,内部的に行デコーダでデコードされ,行ライン制御信号となる。つぎに同様に列アドレスをセットした後  $\overline{CAS}$  を L レベルにする と 内部的にアドレスバス上の列アドレスがラッチされ,列デコータでデコードされ,列ライン制御信号がつくられる。このとき,図 10.4(a)のように  $\overline{WE}$  を H レベルにしておくと読み出しとなり,列アドレス指定より一定時間後に出力データが $D_{out}$  端子に出てくる。これは  $\overline{CAS}$  が L の間出力される。書き込み時には  $\overline{WE}$  を L レベルにして列アドレスを指定すると,そのときの  $D_{in}$  端子のデータ がとり込まれ,記憶される。

 $\overline{WE}$ と $\overline{CAS}$ は実際にはどちらか遅いほうの立ち下りで列アドレスとデータが読み込まれる。また連続書き込みの場合には、 $\overline{WE}$ は Lのままでよい。 なお、端子にセットしたアドレスやデータは $\overline{RAS}$ や $\overline{CAS}$ を下げた後も指定された時間保持しておかなくてはならない。

単にメモリのアクセスタイムといえば $\overline{RAS}$ からのアクセスタイムのことで、 $\overline{RAS}$ を落してから有効データが出てくるまでの時間である。これは $\overline{DRAM}$ ではたとえば120 ns である。しかしながら、 $\overline{CAS}$ がある範囲より遅れてしまうとそれは無効となり、 $\overline{CAS}$ からのアクセスタイムとして規定される。

また、サイクルタイムとは1つのデータをアクセスしてからつぎのアクセス

が行えるまでの時間である (図 10.5参照). DRAM の場合には、RASからのアクセスタイムに RASプリチャージ時間を加えたものである。 RASプリチャージ時間とは、 リフレッシュの ための 時間で、 DRAM の内部状態をもとに戻すのに必要な時間である。 この間、 RASは Hレベルにしておく、 DRAM のサイ




図 10.4 DRAMの動作タイミング

クルタイムはたとえば 200 ns である。 なお、 DRAM の消費電力は 256 k ビット の例で動作時 350 mW、 待機時 20 mW である。




図 10.5 アクセスタイムとサイクルタイム

#### 10.2.3 高速モード


500

一度行アドレスを内部のラッチにセットすると、RASをLレベルに固定したまま、CASにより列アドレスを変えて読み込み、書き込みができる。このようにすると、行アドレスを毎回セットしなおす必要がなく、アクセスタイム、サイクルタイムを短くできる。また、RASの動きがないので、平均消費電力が小さくなる。このように、高速化のため、同一行アドレス内のアクセスに対しては一度行アドレスを与えた後は列アドレスの指定のみで、または自動的に連続した列アドレスへアクセスできる動作モードを持ったメモリ素子がつくられている。これらには、ページモード、ニブルモード、スタティックカラムモードなどがある。これらを図10.6により説明する。読み出しの場合を考える。

ページモードでは最初アドレスラインに行アドレスを乗せておいてRASを Lレベルに下げて行を選択する。つぎにWEを下げておいてから CASを下げ て、列アドレス指定を行うと、最初のデータが読み出される。つぎに CASを 一度上げてから再び下げ、列アドレス指定を行うとつぎのデータが読み出され る。以下同様に列アドレスを与えておいてCASを上下させると連続的に同 一行内のデータアクセスが行える。このとき、1本のワードラインが選択されたとすると、それにつながっているすべてのメモリセルが活性化され、それらのデータは各ピットライン上に現われる。したがって、列アドレスの指定のみによってデータが得られるのである。なお、RASプリチャージ時間は、同一ワードライン上のすべてのメモリセルの読み書きを行ったとしても最後に一回でよい。このような操作は、行アドレス指定により本の同一ページを開いたまま列アドレス指定により、そのページ内のいろいろな場所を指定する動作に似ていることからページモードという。

ニブルモード(4ビットモード)ではこれを簡略化して最初の列アドレス指定 以降、計4ビットまでは列アドレスをセットせずとも CASの上下のみで連続 した4ビットの列アドレスのデータがアクセスできる。

スタティックカラムモードでは、 $\overline{\mathrm{CAS}}$ は $\mathrm{L}\, 
u$ ベルのまま列アドレスのみを




変えることによりアクセスを行うことができるものである。

#### 10.2.4 DRAMシステム

DRAM 等のデータ構成は、たとえば256kビットといわれるものでは256k× 1ビット、すなわちデータの入出力線1本でアドレスを256k種指定するタイ プのほか、64k×4ビット、32k×8ビットなどのタイプがある。これらを用い て種々の形式のメモリシステムを構成できる。 DRAM では記憶内容を保持し ておくため、リフレッシュ動作が必要である。DRAMでは読み出し、よしくは 書き込みを行うと、素子の内部で同一のワード線につながれたセルの再書き込 み(リフレッシュ)が自動的に行われる. (意図的に)リフレッシュを行うために は図10.7に示すような動作タイミングで、2~8 ms 以内にすべての(または1) 個おきの)行アドレスを順に指定してやればよい。

図 10.8には 1 M ビット DRAM を 8 個並べて 構成した 1 M バイトメモリシス テムを示す。左側のリフレッシュカウンタでは8msごとにすべての行アドレ スを発生する. マルチプレクサ MPX-1 でリフレッシュカウン タと実際の行ア ドレスを切り換えている。 さらに、MPX-2 でこのアドレスと列ア ドレスを切 り換えている。リフレッシュを行うときには、MPX-1はリフレッシュカウン タ側. - MPX-2は行アドレス側に切り換えてリフレッシュ カウン タを 1 ずつ 000000000。~1111111111。まで増加させていく、リフレッシュにはこの動作をこ



アドレスはAo~As)




図 10.8 DRAMシステムの例(1M×8ピット)

ま切れに行う方法と、まとめて行う方法がある.

#### 10.3 SRAM

SRAMには高速読み出し可能なnMOSと、低消費電力向きのCMOSがある。 また、両者の長所を生かし、メモリセルをnMOSで、また周辺回路をCMOSで 構成した素子もある。

CMOSのスタティックメモリセルは図10.9に示すフリップフロップが中心で、それに読み出し/書き込み用のトランジスタがつき、1セル6個のトランジスタで構成される。このセルにデータを書き込む場合、ワード線WをHレベルにすると、D上のデータがFFに書き込まれる。読み出しのときも同様にWをHレベルにしてD(または $\overline{D}$ )の状態を調べればよい。読み出し、書き込みを行わないときにはWはLレベルにしておく。 $\overline{n}$ MOSのセルも基本的には同じ構成であるが、小形化。低消費電力化のため、かつての $\overline{E}$ Dセルに代り、ポリシリコン高抵抗負荷(数+ $\overline{M}$ 0)を使用した $\overline{E}$ Rセル(図10.10)が主流になってきた。図10.11に256kビットCMOS SRAMの内部構成を示す。また、図10.12には、そのピン配置、図10.13には動作タイミングを示す。

SRAMではプリチャージ時間が不要のため、アクセスタイムとサイクルタイ




図 10.9 CMOS スタティックメモリセル回路 図 40.10 nMOS スタティックメモリセル回路

ムは等しくなる。これらはたとえば  $25\sim200\,\mathrm{ns}$  である。また、消費電力は CMOS でたとえば動作時  $30\,\mathrm{mW/MHz}$ 、 待機時  $1\,\mathrm{mW}$  で小さい。





図 10.11 256k(32k×8)ビット CMOS SRAM の内部構成(東芝 TC 55257)


#### トップビュー(上から見た図)



ピン名称

アドレス入力
ライト・イネーブル
アウトプットイネーブル入力
チップイネーブル入力
データス・出力
電源端子 (+5V)
グラウンド

図 10.12 32k×8ビット SRAM ピン配置(東芝 TC 55257, 日立 HM 62256)



# 10.4 R O M

#### 10.4.1 マスクROM


ウェハマスク工程時に情報を書き込んだ専用のマスクを使ってつくる ROM でたとえば漢字フォントなど同一固定情報の入った ROM を大量につくる場合に適している。これはバイポーラでも不可能ではないが、通常 MOS 型が使用されるので、以下では MOS 型についてのべる。

マスクROMでは図10.14のように、マトリクス状に配列されたMOSの状態を変えて情報を記憶する、MOSの状態はつぎのような方法で変える。

(i) ゲートの酸化膜厚さを変えてしきい値電圧を変えるやり方。具体的に

は酸化膜厚さが薄いとしきい値電圧が低く、中間 電圧でONとなり、それ が薄いとしきい値電圧が 高く、中間電圧でOFF となる。なお、基板の不 純物濃度を変えることに よってもしきい値電圧を 変えることができる。

(ii) EMOSにするか、DM OSにするかにより、0 V入力における電流の有 無で判定できるようにす る方法。



(iii) MOSを接続するか、しないかで記憶するコンタクト方式もある.

状態の読み出しは、対応する駆動線をHレベルにしたときの読み出し線の電位により行う。マスク ROM の読み出し速度(アクセスタイム)は、たとえば $150\sim350$  ns であり、容量は4M ビットのものもつくられている。

# 10.4.2 PROM

**PROM**(programable ROM)は **FPROM**(field programable ROM)ともいわれ,ユーザが内容を自由に書き込めるものである。これには、情報を一度しか書き込めないものや、書き換え可能なものがある。

# 10.4.3 書き換え不可能形 PROM

情報を一度しか書き込めない狭義の PROM である。図 10.15 に示す 2 つのタイプが代表的である。1 つは同図(a)のように大電流でマトリクス交点のヒューズを溶断することにより情報を書き込んでいくもの、もう1 つは同図(b)の

ように交点にある逆方向に接続されたダイオードの1つを、ブレークダウン電圧を加えて逆方向に大きな電流を流して破壊して短絡状態にして書き込んでいくものである。同図(c)のようにダイオードの代りにバイポーラトランジスタを用いるものも多い。 最近の大容量高速 PROM はこのようなバイポーラ PROMが多く、アクセス時間は $30\sim50\,\mathrm{ns}$ 程度と速い。

この原理を利用してフィールドプログラマブル・ロジックアレイもつくられ




図 10.15 書き換え不可能形 PROM の書き込み

ている。図 10.16 にその例を示す。同図(b)の機能図において、上半分はたとえば

$$P_0 = I_0 \cdot I_1 \cdot \bar{I}_2 \cdot I_5 \cdot \bar{I}_{11}$$

のような積項をつくり、下半分ではCF=Lのとき

$$F_0 = (P_0 + P_1 + P_2)$$
: 正論理の場合  $F_0 = \bar{P}_0 \cdot \bar{P}_1 \cdot \bar{P}_2$  :負 "

などのような論理式をプログラムできる。また、出力段の $Exclusive\ OR$ により、出力の反転を得ることもできる。




図 10.16 フィールドプログラマブル・ロジックアレイ(82S161, シグネティックス社)

## 10.4.4 EPROM

**EPROM** (erasable PROM) は一番よく使われる書き換え可能な ROM である. しかしながら、RAM とは異なり、書き換え回数には制限があり、あまり多く書き換えることはできない. この代表的タイプとして、n タイプ **FAMOS** (floating gate avalanche injection MOS) についてのべる.

これは図10.17のようにMOSトランジスタの構造を基本としているが、酸 化膜内部に浮いた形で多結晶シリコン(ポリシリコン)のフローティング第1ゲ ートを持っている。その上に第2ゲートがある。第2ゲートに正の高い電圧を加えると、ドレインと基板のpn接合部で電子なだれ(アバランチェ)が起き、それが酸化膜の障壁を越えてホットエレクトロン(熱い電子)となってフローティング第1ゲートへ注入される。この電荷は放電するのに常温で100年以上かかるといわれており、この電荷があるとMOSのしきい値電圧を高くする。そのため、ソース、ドレイン間には電流が流れにくくなる。この性質を利用してROMができる。紫外線を照射すれば電子は励起されて基板へ戻るため消去できる。消去は10~30分程度かけて15W·sec/cm²位の紫外線照射により行われるが、バッケージにはそのための石英の窓が上部についている。

EPROMは1Mビットのものまでつくられている。アクセスタイムは200/250 ns 程度であり、書き込みは12.5 V のパルスで行われる。さらに、EPROMを利用したフィールドプログラマブル・ロジックアレイもある。




図 10.17 FAMOS の構造

#### 10.4.5 EEPROM

**EEPROM** (electrically erasable PROM) は **EAROM** (electrically alterable ROM) とも呼ばれ、電気的に書き込め、かつ電気的に消去および再書き込み可能としたもので、シリコン酸化膜とシリコン窒化膜の2層構造を利用した **MNOS** (metal nitride oxide semiconductor) やフローティングゲート構造を利用したものなどがある.

図 10.18 には 5 V 単一電源 2 k×8 ピット EEPROM の例を示す。また、その

動作モードを表 10.1 に示す。書き込みは  $\overline{\text{WE}}$  と  $\overline{\text{CE}}$  を L ,  $\overline{\text{OE}}$  を H とすること により開始される。アドレス入力は  $\overline{\text{WE}}$  か  $\overline{\text{CE}}$  の遅いほうの立ち下がりでラッチされる。 I/O ピンのデータは  $\overline{\text{WE}}$  か  $\overline{\text{CE}}$  の立ち上りでラッチされる。 データ がラッチされると,この  $\overline{\text{EEPROM}}$  は 10 ms 以内に選択されたバイト を 自動的 に消去し,そこに新しいデータを書き込む。




図 10.18 2k×8ビットEEPROM(5 ▼単一電源, MSM2816A, 沖電気)

			20 1001		
CE	ŌĒ	WE	+ - F	I/O	パワー
Н	×	×	スタンパイ	High Z	スタンパイ
L	L	7.4	読み出し	Dour	アクティブ
L	H	7	バイト書き込み	D <sub>IN</sub>	アクティブ
L	H	Н	読み出し/書き込み禁止	High Z	アクティブ

表 10.1 EEPROM の動作モード

注:x;Don't care (H or L)

書き込み・消去のサイクルはバイト当り、1万回以上可能である。なおEE PROMは、64kビットのものや、それを利用したICカードもつくられている。

従来の EEPROM は  $12\sim22$  V の高い制御電圧を必要としたが、現在主流の EEPROM は 5 V 単一電源で動作可能である。これは素子内部で高い電圧をつくっているからである。ただし現在でも全面消去には高い電圧を使うことがある。

# 10.5 マイクロプロセッサとの接続

多くのメモリ素子は**マイクロプロセッサ(MPU)**に容易に接続できる。図 10. 19にその簡単な例を示す。MPUとしては 8 ビットの代表的 MPU である Z80が使われている。

Z80を動かすクロック ( $\phi$ ) は 2 MHz を使用している。外部から意図的な MPUの制御( $\overline{BUSRQ}$ ,  $\overline{NMI}$ ,  $\overline{INT}$ ,  $\overline{WAIT}$ )はリセットを除いて行っていない。電源投入時や必要な時には MPU および並列インタフェースのリセット (RESET)を行う。


RAM, ROM, および並列インタフェースは $A_0 \sim A_{12}$ および CS(chip select; CE と呼ぶこともある), CS を用いてアクセスされる。それらの機能の選択は  $\overline{WR}(write; \overline{WE} \succeq \overline{\Pi} \overline{U})$ ,  $\overline{RD}(read)$ ,  $\overline{OE}(output\ enable)$  により行われる。ROM にはあらかじめ ROM 書き込み器でプログラム等が書かれているとする。CS はそのチップ全体が選択され活性化されることを示す。ROM および RAM のアドレスバスへの接続から、ROM 2764 は  $A_{15}=0$  かつ  $A_{14}$  および  $A_{13}$  には無関係,すなわち 16 進表現(H) で

- ① 0000~1FFF<sub>H</sub>
- 2000~3FFF<sub>H</sub>
- ③ 4000∼5FFF<sub>H</sub>
- ④ 6000~7FFF<sub>H</sub>

の範囲でアクセスできることがわかる。実際にはこれら①~④は ROM 内の物理的に同じ記憶場所を指しているので、0000~1 F F  $F_H$  と考えてよい。Z80をリセットすると0000から命令を読む。また、SRAM 6264 は $A_{15}$ =1,  $A_{14}$ =0,  $A_{13}$ =m関係であるから

- ① 8000~9FFF<sub>H</sub>
- ② A000∼BFFF<sub>H</sub>

のアドレスを持つ。 さらに、並列インタフェース  $8255\,\mathrm{A}$  は  $\mathrm{A}_6=0$  なる入出力



命令のときに選択され、その機能(ポートA,B,Cからのデータの入出力など) は $A_0$ , $A_1$ により決定される.

## 10.6 メモリ容量の拡張法

1個のメモリでは容量が不足する場合、いくつかのメモリ素子を使用して容量を増す。たとえば、256 k ビット(32 k×8 ビット)メモリを用いて128 k バイメモリを構成する場合を考える。

128k バイトのうちの1つを指定するには17ビットを要する。 メモリチップ のアドレス端子は15個( $2^{15}$ =32k)であるから 図10.20のように, $\overline{CS}$ 信号をゲート素子を用いて $A_{15}$ 、 $A_{16}$ よりつくればよいことがわかる。




図 10.20 チップセレクトによるメモリ容量の拡張 (32k×8ビットチップ 4 個で128 k バイトメモリを構成する)

## 10.7 メモリシェア

メモリのアクセスタイムやサイクルタイムを素子の特性以上に速くしたいと きに使われる方法にメモリシェアがある。これはメモリを数系統に分けて、そ れらを並列的にアクセスできるようにして見かけの速度を向上させる手法であ る. 分割は2系統にすることが多い。 メモリシェアは、連続したアドレスは連続してアクセスされることが多いという事実を利用しているのである.

たとえば、アクセスタイム 80ns の 32 k  $\times 8$  ビット SRAM を用いて 実効的に 40 ns で連続した番地を順次アクセスできる 64 k バイトメモリを構成すること を考えよう。図 10.21 のように、偶数アドレスデータと奇数アドレスデータを 別々のチップに入れるとする。また、アドレスカウンタを利用して連続した領域に偶奇振り分けて順にデータを書き込んでいくとする。メモリに与えるアドレスは 15 ビット (32 k バイト) であるのでアドレスカウンタとして 15 ビットカウンタを使用する。

書き込みのときは図10.22のように偶数アドレスデータと奇数アドレスデータを交互に順次用意し、デマルチプレクシングした後、それらを偶数アドレスメモリと奇数アドレスメモリに同時に書き込む。この回路ではバッファ(ラッチ)が1個ずつしかないためバッファリングの時間が多少余分にかかっているが、バッファを2段にすればメモリサイクルの終りにつぎのデータのバッファリングを重ねて行うことが可能となり、速度が向上する。読み出しについても同様である。このような方法により、1度に2バイトのデータを読み出し/書




図 10.21 メモリシェアによるアクセス速度の向上




図 10.22 偶数奇数データの動作タイミング

き込みできるので実効的に速度を2倍にすることができる。さらに一般にn系統のメモリ群を使えば最大n倍の速度となる。ただし,これは連続した領域を読み書きすることが多いときのみ有効である。

#### 演習問題

- [10.1] DRAM と SRAM の違いについて述べよ.
- [10.2] つぎの語句を説明せよ
  - (1) マスクROM
  - (2) PROM
  - (3) EPROM
  - (4) EEPROM
  - (5) メモリシェア
- [10.3] 1個のICメモリチップでは容量が不足するとき複数個のICメモリチップを使用する。そのとき、アドレスデータをどのように使ってアドレス指定を行えばよいか。

# 7ナログ回路

## 11.1 A/D変換器

# 11.1.1 アナログ量のディジタル化

最近、ディジタル技術の進歩により、従来アナログ値で処理されていたものがディジタル的に処理されるようになってきた。そのとき、アナログ量とディジタル量との間の変換を行うものが A/D変換器、D/A変換器である。




図 11.1 標本化

たとえば図11.1に示すようにWHzまでの信号を含むアナログ音声があったとする。これをディジタル量に変換することを考えよう. 標本化定理により最高周波数の2倍, すなわち2WHzで標本化を行うと、もとの音声信号を損うことなく復元できる。このとき、各標本値はA/D変換器によりその大きさに応じたディジタル量に変換される。しかしながら、このときの量子化レベル数には限りがあり、そのため限られたビット数でアナログ量を表現することによる量子化誤差が生ずる(図11.2). 量子化誤差を小さくするためにはレベル数を増やし、分解能を大きくとる必要がある.

111 110




図 11.2 A/D変換器の特性

# 11.1.2 アパーチャタイムとサンプ ルホールド

量子化レベル数以外のA/D変換器

表 11.1 4ビット・バイナリコード表(FS=フルスケール)

MSB	BIT 2	BIT 3	LSB	MSB BIT 2 BIT 3 LSB	
1	1	1	1	$10.000 \times (8/16+4/16+2/16+1/16) = 9.375 \text{ V}$	FS-1LSB
1	1	1	0	$10.000 \times (8/16 + 4/16 + 2/16 + 0) = 8.750 \text{ V}$	
1	1	0	1	$10.000 \times (8/16 + 4/16 + 0 + 1/16) = 8.125 \text{ V}$	
1	1	0	0	$10.000 \times (8/16 + 4/16 + 0 + 0) = 7.500 \text{ V}$	3/4FS
1	0	1	1	$10.000 \times (8/16 + 0 + 2/16 + 1/16) = 6.875 \text{ V}$	
1	0	1	0	$10.000 \times (8/16 + 0 + 2/16 + 0) = 6.250 \text{ V}$	
1	. 0	. 0	1	$10.000 \times (8/16 + 0 + 0 + 1/16) = 5.625 \text{ V}$	
1	0	0	0	$10.000 \times (8/16 + 0 + 0 + 0) = 5.000 \text{ V}$	1/2FS
0	1	. 1	1	10. $000 \times (0.04/16 + 2/16 + 1/16) = 4.375 \text{ V}$	
0	1	1	0	$10.000 \times (0.04/16 + 2/16 + 0.0) = 3.750 \text{ V}$	
0	1	0	1	$10.000 \times (0.0 + 4/16 + 0.0 + 1/16) = 3.125 \text{ V}$	
. 0	1	0	0	$10.000 \times (0.04/16 + 0.0 + 0.0) = 2.500 \text{ V}$	1/4FS
0	0	1	1	$10.000 \times (0 + 0 + 2/16 + 1/16) = 1.875 \text{ V}$	
0	0	1	0	$10.000 \times (0 + 0 + 2/16 + 0) = 1.250 \text{ V}$	
0	0	0	1	$10.000 \times (0.0 + 0.0 + 0.0 + 1/16) = 0.625 \text{ V}$	1LSB
0	0	0	0	$10.000 \times (0.00 \times (0.00 \times (0.000 \times (0.$	

表 11.2 オフセット・パイナリコード表 (4ビット)

1111	+4. 375 V
1110	+3.750 V
1 1 0 1	+3.125 V
1100	+2.500 V
1011	+1.875 V
1010	+1.250 V
1001	+0.625 V
1000	0.000 V
0 1 1 1	-0.625 V
0 1 1 0	$-1.250\mathrm{V}$
0 1 0 1	-1.875 V
0100	-2.500 V
0 0 1 1	-3.125 V
0 0 1 0	-3.750 V
0001	-4. 375 V
0 0 0 0	-5.000 V
	1 1 1 0 1 1 1 0 0 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 1 0

表11.3 2の補数コード表 (4ビット)

(469	' /	
+FS-1 LSB	0 1 1 1	+4.375 V
+FS-2LSB	0 1 1 0	+3.750 V
	0 1 0 1	+3.125 V
+FS/2	0 1 0 0	$+2.500\mathrm{V}$
	0 0 1 1	$+1.875\mathrm{V}$
	0 0 1 0	+1.250 V
+ 1 LSB	0001	+0.625 V
ゼロ	0000	0.000 V
- 1 LSB	1111	-0.625 V
	1110	-1. 250 V
	1101	$-1.875\mathrm{V}$
-FS/2	1100	$-2.500\mathrm{V}$
	1011	$-3.125\mathrm{V}$
	1010	-3.750 V
-FS+1LSB	1001	−4.375 V
-FS	1000	-5.000 V

スカ信号 *AV* 振幅不確定性分 アパーチャタイム

表 11.4 3桁 BCD コード表

図 11.3 アパーチャタイムと振幅不確定性分
の重要な特性はアパーチャタイム
(変換時間)である. この時間内に1
LSB以上の入力電圧変動があると変
換精度が不十分なものとなる. 図
11.3からわかるように,入力電圧
$V(t)$ , 振幅不確定性分 $\Delta V$ とアパー
チャタイムはなとの間には

$$\Delta V = \frac{dV(t)}{dt} \times t_a$$

の関係がある。 いまV(t)として周波数f Hzの正弦波 $V_0\sin 2\pi ft$ を考えよう。 dV/dtの最大値は零交差付近で起る。 そのとき

$$\Delta V = \frac{d}{dt} (V_0 \sin 2\pi f t) \mid_{t=0} \times t_a = V_0 \ 2\pi f t_a$$

$$\frac{\Delta V}{V_0} = 2\pi f t_a$$

例として  $f=1\,\mathrm{kHz}$  の正弦波を 12 ビットの精度で A/D 変換する場合を考えよう.  $2^{12}=4$ , 096 であるから

$$t_a = \frac{1}{2\pi f} \cdot \frac{\Delta V}{V_0} = \frac{1}{6.28 \times 10^3 \times 4 \times 10^3} \approx 40 \times 10^{-9} \text{s}$$

すなわち $t_a$ は40 ns というような高速性が要求される。このような短時間に精度のよい変換値を得ることは難しい。そのような場合,サンプルホールド回路が用いられる。これは,入力電圧値をコンデンサに一定時間保持する回路であり,A/D変換器はその間に変換を行えばよいことになる。図11.4にサンプルホールドIC 回路の例を示す。




図 11.4 サンプルホールドIC(ディテル SHM-2, アパーチャタイム 10ns)

# 11.1.3 2 重積分形 A/D 変換器

2 重積分形 A/D 変換器は図 11.5 のように構成される。最初,入力電圧 $e_i$ を一定時間  $(t_0)$  積分し,つぎに積分された電圧を減算する形でそれが初期値 0 に戻るまで基準電圧 $e_i$ を積分する。この積分に要する時間がtであったとすると

$$e_i t_0 = e_r t$$

$$e_i = \left(\frac{e_r}{t_0}\right)t$$

より入力電圧 $e_i$ が求まる。 $t_0$ およびtはクロックパルスのカウンタで計測する。本方式は、同一の積分器で入力電圧の積分と基準電圧の積分を行うため、積分定数やクロックパルス周波数の変動に影響されにくいという特長をもっている。変換精度は積分時間 $t_0$ 、tの精度で決まる。





図 11.5 2重積分形 A/D 変換器

2 重積分形の A/D変換器 は分解能  $8 \sim 16$  ビット,変換時間数  $ms \sim$ 数百 ms 程度の CMOS でつくられたものが多く,低速ではあるが,精度を要するものに使われる。 2 重積分形は変換のアパーチャタイムが長い。 そのため,入力のサンプルホールド回路を必要とする。 また,標本化定理により,2 重積分形は変換速度が遅いことから数百 Hz 以上の成分を含む信号の A/D変換は困難である。

# 11.1.4 逐次比較形 A/D 変換器

逐次比較形は内部に持つD/A変換器に仮の変換出力を順に入れていき、そ

の出力と外部からのアナログ入力との比較を行って MSB より逐次、ディジタル出力を確定していく方法に基づく。図 11.6にその構成図と変換の原理を示すタイムチャートを示す。まず、MSB に仮に 1 を立て、それを D/A 変換する。その結果と、アナログ入力をコンパレータで比較し、アナログ入力のほうが D/A 変換出力よりも大きければ MSB に立てた 1 はそのままにしておく。もし小さければその 1 は 0 に変える。つぎに MSB はそのままで第 2 ビット目に仮に 1 を立て、同様に D/A 変換を行い入力と 比較して第 2 ビット目を確定する。このようにして LSB まで確定していく。この方式に基づく A/D 変換器は  $8\sim16$  ビットの分解能で変換時間は  $10\sim100$   $\mu$ s 程度 である。また、nMOS、CMOS、バイポーラなどでつくられる。この例を図 11.7 に示す。







図 11.6 逐次比較形 A/D変換器



**図 11.7 12**ビット逐次比較形 A/D変換器の例(ディテル社 ADC-HS12, 変換 9 µs, サンブルホールド内蔵)




図 11.8 8 ビット並列比較形 A/D変換器(マイクロパワーシステムズ MP7684, 15 MS/s, ただし MS/s とは 10<sup>6</sup> サンプル/s のこと)


## 11.1.5 並列比較形 A/D 変換器

並列比較形 A/D 変換器は、図11.8に示すように、変換レベル数だけの比較器を並べていろいろな基準電圧と入力電圧を一斉に比較する。基準電圧は抵抗回路により分圧されて、各比較器に入れられる。そして、比較の結果は2進数に変換される。この方式はフラッシュタイプといわれ、一斉比較方式であるため変換速度が速く、サンプルホールド回路を必要としない。分解能は4~10ビット、変換時間は10~100 ns 程度と非常に高速になっている。高速の信号を取り扱うことがしばしばあるため、CMOS、TTLのほか、ECLなどで構成される。従来、数百~1000個のコンパレータを同一チップ内につくることは、なかなか難しか。まず、マイクロエレクトロニクス技術の発展がそれを可能にした

従来,数百~1000個のコンパレータを同一チップ内につくることは、なかなか難しかったが、マイクロエレクトロニクス技術の発展がそれを可能にしたのである。画像のような広帯域信号のA/D変換にはよく使われているが、他の分野でも主流になってくると思われる。なお、多くの比較器をつくるのが困難な場合は、一度に変換しないで、フルスケールを2~3段階に分けて変換する方式もある(直並列変換といわれる)。

# 11.2 D/A 変換器

D/A変換器はディジタル値をアナログ量に変換するもので、A/D変換器よりも構成が楽である。図11.9にその基本となる抵抗回路網の例を示す。これ



により、2 進数が出力アナログ電圧値に変換される。図11.10に10ビット高速 D/A 変換器の例を示す。

D/A変換器の重要な特性はビット数とセトリングタイムである。セトリングタイムとは変換を開始してから出力が規定された誤差内に落ちつくまでに要する時間のことである。使用上留意しておかなければならない問題として、D/A変換器においては入力の変化に伴って出力が切り換わるとき、グリッチといわれるスペイク状の雑音が出ることがある。これが問題となる場合には、出力をローパスフィルタに通したり、サンプルホールド回路でグリッチの出る時間には前の値が出力されるようにすればよい。




図 11.10 10ビット D/A 変換器の例(ディテル DAC-330, 160 MS/s, ECL 入力)

#### 11.8 オペアンプ

**OP アンプ(演算増幅器)**単体は非常に増幅率の大きなアンプであるが、それに抵抗やコンデンサなどの受動素子によるフィードバックをかけて、精度のよい増幅器を構成する. たとえば、A/D変換器の入力範囲が±5Vのものを使用す

るとき、A/D変換すべきアナログ入力電圧のレンジ(範囲)が小さいと、十分な A/D変換精度が得られない。そのとき、図11.11のようにオペアンプを用いて 増幅器を構成することにより、精度よく増幅・レンジ変換ができる。 反転増幅 器は入力電圧の符号が反転して出力される。また、非反転増幅器はそのままの 符号で出力される。増幅率(ゲイン)の精度は抵抗値の精度で決まるため、精度 を必要とする場合は金属皮膜抵抗を用いる。図11.12には代表的な OP アンプ 741 と 318 の開ループゲイン(負荷抵抗  $R_F$ 等を何もつけないときのゲイン)と





図 11.11 オペアンプの基本的使用法

周波数の関係を示したものである。 741はゲインが1となる周波数(帯 域幅)は1MHz, スルーレート(下記 参照)は0.5V/usと低速である。318 は同じく帯域幅15MHz,スルーレ ート50V/μsと高速である.

これらに図11.11(a)のようにフ ィードバックをかけると図11.12の 矢印で示すように、ゲインが押さえ られ、点線のようなフラットな特性図11.12 開ループ・ゲインの周波数特性(フィー となる フラットな範囲(正確にい えば-3dB, すなわち $1/\sqrt{2}$ になるま での周波数)は増幅器としての帯域幅を 示すが、これは増幅率を上げると狭くな る。たとえば741は増幅率を100倍にす ると帯域幅は10kHzとなってしまう.

スルーレートとは、急激に変化する入 力が入ったとき、図11.13に示すように 出力がどれ位の速度でそれに追従できる かを表すものであり、V/μsで表す。



ドバックをかけることにより点線のよう になる)




図 11.13 スルーレート V. [V/µs]

表11.5にはOPアンプの代表的品種と

特性を示す。また、図11.14にはピン配置等を示す。356はオフセット調整端 子を持ち,図11.14(d)のようにしてオフセット調整を行う。なお、オフセッ トとは入力が0 Vのときの出力電圧のことで、0 Vになるように合わせる。オ フセット調整端子のない OP アンプも多い。また、高い周波数を扱う OP アン プでは位相補償用の端子を持っており、そこに外付けのコンデンサ等をつけて 高域の特性の改善をはかる場合もある。なお、一般にOPアンプは非反転より も反転で使用したほうが特性はよい.




図 11.14 代表的 OP アンプのピン配置等

表 11.5 OP アンプの特性

型名	動作電圧	帯域(代表値)	スルーレート (代表値)	特
4558	±4~±18V	3. 0 MHz	0.5V/μs	2回路入り. 汎用バイポーラ OP アンプ. かつての標準品 741 の広帯域化
324	3~30V 单一電源	1 MHz	0.5V/μs	4回路入り、単一電源のため非反転で使用、LM 324、μA 324 などの型名を持つ。
356	±5~±18V	5 MHz	12V/μs	BI-FET(入力段がともに接合型 FET)
TL 084	±4~±18V	3 MHz	13V/μs	4回路入り。汎用 BI-FET
318	±5~±18V	5 MHz	70V/μs (min, 50V/μs)	高速広帯域 OP アンプ
LH0032C	±5~±18V	70MHz	500V/μs	高速広帯域 OP アンプ、ハイブリッド 形
μ <b>PC252A</b>				低入力リーク電流(代表値 0.1pA, 25°C) MOS-FET 入力、pA オーダの徴 小電流の計測可
LM308				入力バイアス電流 10nA 以下、直流微小信号の計測などに使用
M4250	±1V以上			低消費電力(10µAでも動作可), NS社
CLC220	±15V	200MHz	8, 000V/μs	高スルーレート、コムリニア社

### 11.4 コンパレータ

アナログコンパレータは、2つのアナログ信号の比較を行い、どちらが大きいかを1、0の2値に変えて出力するものである。したがって、一方に一定の基準電圧を入力し、他方にアナログ信号を入力すると、図11.15に示すごとくアナログ信号の2値化ができる。コンパレータももともとOPアンプの一種であるが、OPアンプの出力がプラス・マイナスの両方向に振れるのに対し、コンパレータ出力は片方向(H,L)である。また比較に際しての応答特性が改善されている。コンパレータは外付け抵抗なしの開ループ状態で用いる。

表11.6にはコンパレータの特性例を示す。また、図11.16にはコンパレ




図 11.15 コンパレータ出力

表 11.6 コンパレータの特性

型名	標準電源電圧	応答時間
LM 339	+5V(±15Vも可)	1. 3μs
LM 319	±15V(+5Vも可)	80ns
LM 361	±10V(±15Vも可)	
LM 360	±5V(±6Vも可)	14ns

ータの使用法を示す。これらを5 V または $\pm$  5 V で使用する場合,TTL を直接駆動することができる。

# 11.5 マルチプレクサおよびデマルチプレクサ

図11.17に示すように、多数のアナログ入力をスイッチを切り換えて1本の線に絞って出力するものがアナログマルチプレクサである。逆に、1本の線に乗っている情報をいくつかのラインに切り換えて分配するものをデマルチプレ




図 11.16 コンパレータの使用法

**クサ**と呼ぶ。これらはCMOSで アナログ 入力 構成されることが多い。

アナログマルチプレクサは、た とえば多数のアナログ値を1個の A/D変換器でディジタル化した チャネル いというような場合に用いられる。選択制御

アナログマルチプレクサは,外 部からディジタル制御信号を入力




図 11.17 アナログマルチプレクサ

してスイッチを順次切り換えて、いくつかのアナログ信号の1つを選んで出力する。したがって、スイッチが閉じられてから対応するアナログ入力が出てくるまでに多少の時間遅れを生ずる。この時間遅れをセトリングタイムと呼ぶ。 高速度で使用時にはこのことを注意しなければならない。

図11.18には、4 チャネル・**アナログスイッチ**をマルチプレクサとして使用した例を示す。また、図11.19には8 チャネル・アナログマルチプレクサを示

す。この場合、チャネル指定のためのデコーダが内蔵されている。

アナログスイッチの一応用例として、図11.20 に 差分積分器を示す。積分極 性切換え信号により、この OP アンプは反転積分器または非反転積分器として 働き、それらの積分値の差が出力される。




図 11.18 4チャネル・アナログスイッチ IC(DG 201A, MAX 331, マキシム社等, 電源電圧 ±4.5V~±18V)




図 11.19 8チャネル・アナログマルチプレクサIC(DG 508A,マキシム社等)




図 11.20 差分積分器(極性切換え信号により,入力信号x(t)が反転積分 もしくは非反転積分され,それらの積分の差が出力y(t)となる)。

#### 演習問題

- [11.1] A/D変換器として実用化されている方式3つをあげ、その各々について簡単 に説明せよ
- [11.2]  $20\,\mathrm{kHz}$  までの周波数を含む音声を標本化定理にしたがって標本化し、かつ各標本値を $12\,\mathrm{e}'$  ットで $\mathrm{A/D}$ 変換すると、毎秒何 $\mathrm{e}'$  ットのデータとなるか、
  - [11.3] つぎの語句を説明せよ.
    - (1) OPアンプ
    - (2) アナログコンパレータ
    - (3) スルーレート

#### A.1 ゲートによる発振回路

クロックパルスなどのために正確な発振器をつくりたいときには、図A.1に示すような水晶発振回路が用いられる。同図(a)ではバッファなしのHS-CMOSを用いている。 この回路に バッファつきの HS-CMOS(74HC04 など)を使用すると、増幅度が大きすぎて発振が不安定となる。同図(b)は TTL による水晶発振回路である。いずれも  $10^{-5}$  オーダの周波数安定度が達成できる。




図 A.1 インバータによる水晶発振回路

図 A.2 には HS-CMOS IC ゲートのみによる発振回路を示す。水晶発振回路ほど安定ではないが、広い範囲の発振周波数が得られる(図 A.3)。  $R_p$  は  $G_A$  の入力保護抵抗で C のチャージによって生じる過電圧・ラッチアップを防止する。  $R_p$  は 10 k  $\Omega$  ~500 k  $\Omega$  とする。 発振周波数はおよそ

$$f = \frac{1}{2.2CR} \quad \text{(Hz)}$$

で与えられる。




図 A.2 HS-CMOS ゲートによる発振回路

図A.4にはTTLゲートによる発振回路を示すが、 この場合は発振周波数はあまり変えられない。

図 A.2の回路では発振制御入力が "L" レベルの ときは、 @DC 団は各々 "L", "H", "H", "H" で 安定しており、発振しない。 Cには ©側が + の電荷 が蓄積されている。発振制御入力が"H"レベルにな ったとすると、 @ D C @ は各々 "H", "L", "H", "H"となる。しかしながら時間がたつと、Cの電荷 は Rを通して放電するから、 ②の電位は下っていき、  $G_A$ のいき値電圧  $V_{TH}$  より下ったところで各ゲート の状態は反転し、@bc@は各々"L", "H", "L", "L"となる。その後、今度はRを通してCに電荷が




図 A.3 図 A.2 の発振周波数例




図 A.4 TTLゲートによる発振回路

蓄積されるから ①および ②の電圧は上昇していき、 VTH を越えところで各ゲートの反 転が起こる。このようにして発振が起こる。

#### 発光ダイオード A. 2

発光ダイオード(LED; light emitting diode)は順方向に電流を流すと赤や緑の光を出 し、表示素子や光伝送用光源としてよく使われる。図A.5にLED駆動の基本回路を示




図 A.5 LED の基本駆動方法(7406 はオープンコレクタ)

す。

これを利用して、数字表示器である 7 セグメント表示器をBCD入力によ り駆動することを考えよう。7セグメント表示器は図A.6のような7個の LEDバーセグメントを発光させることにより数字を表示する。その真理値 表を表A.1に示す。

この論理式は

表 A.1 バーセグメント表示回路の真理値表

	進 B			Za			ーダ Zd			Zg	表示
0	0	0	0	1	1	1	1	1	1	0	0
0	0	0	1	.0	1	1	0	0	0	0	1
0	0	1	0	1	1	0	1	1	0	1	2
0	0	. 1	1	1	1	1	1	0 -	0	1	3
0	1	0	0	0	1	1	0	0	1	1	4
0	1	0	1	1	0	1	1	0	1	1	5
0	1	1	0	0	0	1	1	1	1	1	8
0	1	1	1	1	. 1	1	0	0	0	0	7
1	0	0	0	1	1	1	1	1	1	1	8
1	0	0	1	1	1	1	0.	0	1	1	3

$$Z_a = \overline{A}\overline{B}\overline{C}D + \overline{A}B\overline{C}\overline{D} + \overline{A}BC\overline{D}$$

$$\overline{Z}_b = \overline{A}B\overline{C}D + \overline{A}BC\overline{D}$$

$$\overline{Z}_c = \overline{A}\overline{B}C\overline{D}$$

$$\overline{Z}_d = \overline{A}\overline{B}\overline{C}D + \overline{A}B\overline{C}\overline{D} + \overline{A}BCD + A\overline{B}\overline{C}D$$

$$\overline{Z}_{\epsilon} = \overline{A}\overline{B}\overline{C}D + \overline{A}\overline{B}CD + \overline{A}B\overline{C}\overline{D} + \overline{A}B\overline{C}D$$

$$+\overline{A}BCD+A\overline{B}\overline{C}D$$

$$\overline{Z}_f = \overline{A}\overline{B}\overline{C}D + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}CD + \overline{A}BCD$$

$$\overline{Z}_{g} = \overline{A}\overline{B}\overline{C}\overline{B} + \overline{A}\overline{B}\overline{C}D + \overline{A}BCD$$

 $\begin{array}{c}
AB\overline{C}D \\
\overline{A}B\overline{C}D
\end{array}$   $\begin{array}{c}
BCD \nearrow D \\
\overline{A}B & \overline{B}C & \overline{C}D & \overline{D}
\end{array}$ 




図 A.6 7セグメント表示器




図 A.7 7セグメント表示デコーダ

(A.2)

で与えられる。冗長な入力1010~1111を用い、カルノー図により簡単化を行うと

 $\overline{Z}_{a} = \overline{A}\overline{B}\overline{C}D + B\overline{D}$   $\overline{Z}_{b} = B\overline{C}D + BC\overline{D}$   $\overline{Z}_{c} = \overline{B}C\overline{D}$   $\overline{Z}_{d} = B\overline{C}\overline{D} + \overline{B}\overline{C}D + BCD$   $\overline{Z}_{e} = B\overline{C} + D$   $\overline{Z}_{f} = \overline{A}\overline{B}D + \overline{B}C + CD$   $\overline{Z}_{g}\overline{A}\overline{B}\overline{C} + BCD$ 

出力

Vcc f g a b c d e

16 15 14 13 12 11 10 9

f g a b c d e

B C LTRSORBID A

B C ランプ RB RB D A GND

テスト 曲力 入力

(a) ピン配置





図 A.8 BCD入力7セグメントデコーダ/ドライバ(7446,7447,74LS47)

となる。これを論理回路で表すと図 A.7のようになる。図 A.8にはBCD 入力 7 クセグメントデコーダ/ドライバ MSI 7446, 7447, 74 LS 47を示す。また、その使用例を図 A.9に示す。同様の素子に 7448, 7449, 74246~74249, 74347がある。



RBI: 先頭の0を消す(ゼロサブレス) RBO: 下の桁へのゼロサプレス出力

図 A.9 BCD入力7セグメント表示回路

# A.3 RS-232C シリアルインタフェース

電話(アナログ)回線を用いてデータを送る場合、ディジタルデータとアナログ信号の交換を行う必要がある。そのときに用いられる変換器がMODEM(modulator and demodulator)である。CCITT(International Telegraph and Telephone Consultative Comittie; 国連の機関)勧告 V




図 A. 10 モデムインタフェース規定個所

24、JIS C 6361 および EIA (アメリカ電子機械工業会) 規格の RS-232-C では、コンピュータなどのデータ機器と MODEM との接続規格(図 A. 10 参照) を定めている。現在では MODEM とのインタフェースに限らず、広く一般にコンピュータと端末の接続のためのシリアルインタフェースとして RS-232C は用いられている。

RS-232C の電気的な規格は表 A.2 のように定められている。これを満たす**レシーバ**, **ドライバ**IC を図 A.11 に示す。これらは図 A.12 のように使われる。レシーバ SN 75189 A は,電源電圧は 5 V 単一でよいが,ドライバ SN 75188 およびドライバとレシーバが対で入っている SN 751701 は  $\pm 12$  V の電源を必要とする。そのため,図 A.11(d) のように DC-DC コンバータを内蔵し,+5 V 単一電源で動作するドライバ/レシーバもある。

表 A.2 RS-232C インタフェースにおける電気的組格

	1000円の配入(は)が1日
項目	特 性
データ伝送速度	200 kビット/s以下
負荷	直流抵抗…3~7 kΩ (3~15 V に対して) 容量…2500 pF 以下
信 号 源 電 圧 (送信の場合)	±5~15 V (3~7 kΩ の負荷に対して) 開放電圧…25 V 以下
受信信号の識別 (受信の場合)	"0"…+3 V 以上 (ON) "1"3 V 以下 (OFF)

RS-232Cにおける信号線には図A. 13のようなものがある。このうち、実際に直列データが乗るのは $RD(\overline{R_XD}; \mathfrak{G}信データ)$ および $SD(\overline{T_XD}; \mathfrak{G}信データ)$ 各1本のみで、他は制御用信号である。




図 A.11 RS-232 C用ドライバ/レシーバIC

このような信号を発生するための USART (universal synchronous asynchronous receiver transmitter; 汎用同期非同期送受信器) IC の代表的なものに 8251 A がある。これを図 A. 14 に示す.

#### A.4 フォトカプラ

2つのデータ機器間のグランド電位(GND)は必ずしも一致しない。そのような機器間でインタフェースを行う場合、GND同士を直接つなぐとその間に電流が流れ、それが雑音となったり、素子を破壊することがある。そこで、直流的に機器間を絶縁し、データのみを送れるようにするインタフェース素子としてフォトカプラがある。

図 A. 15 に種々のスピードの代表的なフォトカプラ素子を示す。いずれも、送信デー





図 A.12 インタフェースの電圧



(a) 信号線 (b)

(b) 使用コネクタピン(例)

図 A. 13 RS-232C インタフェース信号線

タで素子内蔵のLEDが発光し、それを低速のものはフォトトランジスタで、また高速のものはフォトダイオードで受光するようになっている。これらの使用例を図 A. 16 に示す。使用上の注意として、高速のものは素子に接して電源ラインに  $0.01\,\mu\text{F}\sim0.1\,\mu\text{F}$  の バイパスコンデンサ(バスコン)を挿入しないと動作が不安定になることである。 バイパスコンデンサとしては、周波数特性がよく、実効抵抗の低いセラミックコンデンサなど がよい。




図 A. 14 直列インタフェース(USART)用 IC(8251 A)





図 A. 15 フォトカプラ素子(カッコ内は応答速度,電源電圧 (Vcc)はいずれも +5 V)



# A.5 トランジスタの伝播遅延時間と少数キャリア

トランジスタの時間応答を求めるためキャリアの振舞いをもう少し詳しくのべる。エミッタからベースへ流れ込んだ電子(ベース領域では少数キャリア)はベース領域を通過してコレクタに達するのであるが、その間は主として拡散によって移動する。したがっ

て、その動作は時間遅れを持つ。それを 1次遅れ系としてモデル化すると、図 A. 17(a) のような回路ではベース電流のステップ状入力 $(0 \rightarrow i_0)$ に対して同図(b)のsのような応答をする。この立ち上り時間を短縮するためにはベース電流を同図(c)のように、最初は大きく、つぎにコレクタ電流が飽和に達したら小さくもにすればよい。これを順方向過励振 $(forward\ overdrive)$ という。これにより、トランジスタの ON時の伝播遅延時間が短縮される。ここでベース電流を過励振後、もとに戻したのは、トランジスタの飽和を深くしたままにしておくとつぎにのべるように OFF 時の番積時間が大きくなり、そのため OFF 時の伝播遅延時間が大きくなってしまうからである。





図 A. 17 順方向過励振による ON 時伝播遅延時間の短縮

つぎに、トランジスタの遮断時の振舞いについて考えてみる。いまトランジスタは飽和になる直前、すなわちコレクタ・ベース接合が順方向になる直前の状態にあるとする。ここでベース電流が急に0になったとする。このとき、エミッタからベースに注入された少数キャリアが拡散によりコレクタで流は流れ続ける。したがって、トランジスタ遮断時もコレクタ電流は一定の時定数を持って減衰する。この立ち下り時間を短縮するためにはベース電流を0とするだ



けでなく負に過励振して、すなわち一時的に負の電流をベースに加えて少数キャリアを 引き出してやればよい。これを逆方向過励振(reverse overdrive)という(図 A. 18参照)。 つぎに飽和状態にあるトランジスタの遮断時の振舞いを考えよう。飽和状態ではコレ クターベース間の接合も順方向バイアスされるので、エミッタのみならずコレクタからも 入ース領域へ少数キャリアが注入され、その一部はエミッタへ達する。これはいわば逆

クターベース間の接合も順方向バイアスされるので、エミッタのみならすコレクタからも 入ース領域へ少数キャリアが注入され、その一部はエミッタへ達する。これはいわば逆 方向トランジスタといえるものが形成されたと考えることができる。したがって飽和状態にあるトランジスタは各々非飽和状態にある通常の(順方向)トランジスタと逆方向トランジスタを重ね合わせたものとみなすことができる。この飽和状態にあるトランジスタを遮断するためには、まず逆方向トランジスタを遮断して飽和状態を脱し、こちに順 Vcc





図 A.19 スイッチング速度

方向トランジスタを遮断しなければならない。すなわち、飽和状態にあるトランジスタの遮断時間は逆方向トランジスタの遮断時間と順方向トランジスタの遮断時間の和となる。この前者の時間は蓄積時間(storage time)といわれる。

過励振は図 A.19(a)に示すようなスピードアップ・コンデンサで簡単に行うことができる。同図はまた、その効果 $(b \sim d)$ 、および飽和させた時の蓄積時間など、スイッチング時間に関連する事項を図示している。

# A. 6 I I L

バイポーラは MOS トランジスタに比較して高速であるが、製造工程が複雑で消費電力も素子の占有面積も大きいという欠点を持っていた。 これを解決する回路として、1972年西独の IBM とオランダのフィリップス社から IIL (integrated injection logic;  $I^2L$  とも書く)が発表された。



IIL は図 A. 20 および図 A. 21 に示すように、pnp と npn トランジス タを相補的に用い て回路を構成したものである。インジェクタと呼ばれる pnp トランジスタ は入力がLの とき前段のnpnトランジスタ(トライバ)の負荷抵抗として働くとともに、入力がHのと きドライバであるnpnトランジスタのベース駆動電流源として働く。基本的にTTLが 多入力1出力回路であるのに対し、IILは1入力多出力回路である。構造的には図A.21 に示すようにインジェクタの pnp トランジスタは横形で構成され、そのコレクタ領域と npn トランジスタのペース領域は共用され、さらに pnp トランジスタのペース領域と npnトランシスタのエミッタ領域が共用された複合構造をなしている。これにより小さ くつくることができるとともに、バイポーラ・トランジスタに必要な素子間分離領域が不 要な構造となっており、一層の高集積化が可能となっている。IILのNORゲートの例を 図 A. 22 に示す。また、フリップフロップの例を図 A. 23 に示す。IIL の特徴は高集積密 度、低消費電力であり、たとえばTTLに比較して10倍程度の高集積化が実現されてい る。また消費電力は $1\sim10\,\mu\mathrm{W}/$ ゲートとCMOS素子より少ない傾向にある。また電源電 圧も3Vぐらいで動作可能であり、電池電源を用いる応用面に適している。製造工程も 標準的なバイボーラプロセスと同じでよく、バイポーラアナログ集積回路と同一基板上 に共存も可能である。しかしながら、逆形 pnp トランジスタ構造を使用したことにより 標準的な伝播遅延時間は10~100 ns/ゲートと遅く、とくに CMOS素子と比べ必ずしも 優れているとはいえず、劣勢にある。

#### 演習問題解答

#### 1 章

[1.1] 各々入力V,が0Vのときトランシスタは遮断状態となる。したがって、そのとき $V_0$ は(a),(b)ともに5Vとなる。一方、入力が各々10V,2V のときにはベース電圧はともにおよそ0.7V(pn接合の順方向電圧)となるので、ベース電流 $I_B$ は各々

 $\frac{(10-0.7)\mathrm{V}}{5\,\mathrm{k}\Omega}$  = 1.8 mA,  $\frac{(2-0.7)\mathrm{V}}{3\,\mathrm{k}\Omega}$  = 0.43 mA となる. いま, $\beta$  = 100 であるので,不飽

和状態ならば $I_C$ は各々 $180\,\mathrm{mA}$ ,  $43\,\mathrm{mA}$ となるが,(a)では負荷抵抗による電流制限のため $I_C$ = $70\,\mathrm{mA}$ (飽和状態)となる。そのときの出力電圧は各々 $0.2\,\mathrm{V}$ ,  $2.8\,\mathrm{V}$ となる。




図 P.1

#### [1.2] 明らかに

 $\beta = \beta_1 \cdot \beta_2$ 

このように、ダーリントン接続では増幅率βを大きくできる。




図 P.2

[1.3] (a)の場合、図P.2(a)の負荷直線 a に従って  $V_{0a}$  は

$$V_{0a} = 10 - 500 \,\Omega \times 7 \,\text{mA} = 6.5 \,\text{V}$$

となる。一方, (b)の場合,

図P.2(b)より

$$V_{DS}=10-500\cdot (I_D+i)=1 \text{ k}\Omega \times i$$

となり、したがって

$$I_D = (20 - 3 V_{DS}) \times 10^{-3} A$$

 $I_D$ が7mAとなる $V_{DS}$ は4.3Vとなる。すなわち $V_{0b}=4.3$ Vである。

#### 2 章

#### [2.1] 加法標準形は

$$f(X, Y, Z) = \overline{X}\overline{Y}\overline{Z} + \overline{X}Y\overline{Z} + \overline{X}YZ$$

乗法標準形は

$$f(X, Y, Z) = (X + Y + \overline{Z}) \cdot (\overline{X} + Y + Z) \cdot (\overline{X} + Y + Z) \cdot (\overline{X} + \overline{Y} + \overline{Z})$$
$$+ \overline{Z}) \cdot (\overline{X} + \overline{Y} + Z) \cdot (\overline{X} + \overline{Y} + \overline{Z})$$

で与えられる。

[2.2] 図P.3のカルノー図より、

$$f(A, B, C) = B\overline{C} + \overline{B}C + AC$$

または、

$$f(A, B, C) = B\overline{C} + \overline{B}C + AB.$$

[2.3] (1) 表P.1および表P.2より




表 P.1

(	(a)		(b)
(i)	$\overline{X}\overline{Y}Z$ $\overline{X}Y\overline{Z}$	<b>S</b>	$\bar{X}Z\cdots\cdots A$ $\bar{Y}Z\cdots\cdots B$
(ii)	$ar{X}YZ$ $Xar{Y}Z$		<i>X Y</i> ······ <i>C</i>

表 P.2

	$\bar{X}\bar{Y}Z$	$\bar{X}Y\bar{Z}$	Σ̈ΥZ	$\vec{X}\vec{Y}Z$	選択
A B C	00	0	0	0	0

$$f(X, Y, Z) = \bar{Y}Z + \bar{X}Y$$

(2) 表P.3およびP.4より

表 P.3

(a)	(b)
(i) \( \bar{X} \bar{Y} \bar{Z} \)	$\overline{X}\overline{Y}$ $A$
$(ii)$ $\bar{X}\bar{Y}Z$ $X\bar{Y}\bar{Z}$	$ \begin{array}{c}                                     $
(iii) XŸZ XYZ̄	$X\overline{Y}$ $D$ $X\overline{Z}$ $E$ $XZ$ $F$
(iv) XYZ	XYG

表 P.4

	$\bar{X}\bar{Y}\bar{Z}$	$\bar{X}\bar{Y}Z$	$Xar{Y}ar{Z}$	$X\bar{Y}Z$	$XY\overline{Z}$	XYZ	選択
A	0	0					0
B	- 0		0				
C				0 .			
D			0	0			0
E			0		0		
F				0		0	
G					0	0	0

$$f(X, Y, Z) = A + D + G = \bar{X}\bar{Y} + X\bar{Y} + XY$$
$$= \bar{X}\bar{Y} + X$$

#### 3 章

[3.1] (1) LS-TTL → 標準 TTL

(a) 出力Lのとき

ファンアウト=
$$\frac{8 \,\mathrm{mA}}{1.6 \,\mathrm{mA}}$$
=5

(b) 出力Hのとき

ファンアウト=
$$\frac{0.4 \text{ mA}}{40 \,\mu\text{A}}$$
=10

したがってファンアウトはこれらの小さい方をとって5となる。

- (2) HS-CMOS → 標準 TTL
- (a) 出力Lのとき

ファンアウト=
$$\frac{4 \text{ mA}}{1.6 \text{ mA}}$$
=2.5

(b) 出力Hのとき

ファンアウト=
$$\frac{4 \text{ mA}}{40 \,\mu\text{A}}$$
=100

したがってファンアウトは整数値をとって2.

[3.2] AおよびBがともにHのときのみ $Q_3$ はONとなる。同様にCおよびDがともにHのときのみ $Q_4$ はONとなる。また、 $Q_3$ または $Q_4$ がONのとき、かつそのときだけ点dはHレベルとなり、 $Q_6$ はON、YはLとなる。そのとき、点cはYに対してLレベルとなり、 $Q_5$ はOFFとなっている。 $Q_3$ および $Q_4$ がともにOFFのとき点dはL、点cはHとなり、 $Q_5$ はON、 $Q_6$ はOFFとなる。したがってそのとき、YはHとなる。

これらのことより出力を正論理で考えるとその論理式は

 $Y = \overline{AB + CD}$  (AND-OR-INVERTER;  $\boxtimes v \stackrel{?}{\underset{}{\downarrow}} 7451$ )

で与えられる。

なお、負論理で考えた場合には各々の論理変数に否定をつけ

$$\overline{Y} = \overline{A}\overline{B} + \overline{C}\overline{D}$$

より.

$$Y = \overline{A}\overline{B} + \overline{C}\overline{D}$$

となる.

[3.3] (1) 動作可能な電源電圧範囲が広い。

(2) 消費電力が小さい(とくに周波数が高くない範囲で).


(3) 入力抵抗が高い.


など。

「3.4] 入力が 0 V のときを考えると,

 $I_{E} \left( \cong \frac{5}{4+3/1} \right)$ はおよそ1mA程度と考えられ、

標準TTLを駆動するのに必要な $I_{IL}$ =1.6mAに満たない。そのため、出力はLのままとなってしまう。そこで、 $\boxtimes P.5$ のようにすればよい。





#### 4 章

「4.1] 略

[4.2] 2 進 4 ビット入力 ABCD を変換して  $Z_0 \sim Z_9$  の 10 進出力を得るための論理式は

$$Z_{0} = \overline{A}\overline{B}\overline{C}\overline{D} \qquad Z_{5} = \overline{A}B\overline{C}D$$

$$Z_{1} = \overline{A}\overline{B}\overline{C}D \qquad Z_{6} = \overline{A}BC\overline{D}$$

$$Z_{2} = \overline{A}BC\overline{D} \qquad Z_{7} = \overline{A}BCD$$

$$Z_{3} = \overline{A}BCD \qquad Z_{8} = A\overline{B}\overline{C}\overline{D}$$

$$Z_{4} = \overline{A}B\overline{C}\overline{D} \qquad Z_{9} = A\overline{B}\overline{C}D$$

$$(P.1)$$

となる。したがって、これから回路を構成すると図P.6(a)のようになる。一方、 $Z_{10}$ ~ $Z_{15}$ は出現しないとしてカルノー図を用いて式(P.1)を簡単化すると




図 P.6

$$Z_{0} = \overline{A}\overline{B}\overline{C}\overline{D} \qquad Z_{5} = B\overline{C}D$$

$$Z_{1} = \overline{A}\overline{B}\overline{C}D \qquad Z_{6} = BC\overline{D}.$$

$$Z_{2} = \overline{B}C\overline{D} \qquad Z_{7} = BCD$$

$$Z_{3} = \overline{B}CD \qquad Z_{8} = A\overline{D}$$

$$Z_{4} = B\overline{C}\overline{D} \qquad Z_{9} = AD$$

$$(P. 2)$$

のようになる。これを図示すると,

図P.6(b)のようになる.

[4.3] 図P.7参照





図 P.7

#### 5 章

[5.1] 略

[5.2] A, Bがともに1にならない場合には $\boxtimes P$ . 8 のような RS-FF に変換できるので、状態保持機能を持つ

[5.3] Gが1のとき、Dは右のRS-FFにつつ抜け 状態で伝わり、Qに出力される。Gが0になるとD B-は伝わらなくなる。したがって、Gが1→0に変化 すとるきのDが保存・出力される。



#### 6 章

[6.1] 図P.9,10参照

[6.2] 表P.5~7となる。したがって

 $f_1 = x + y$   $f_0 = y + \bar{x}\bar{y}z$ 

これらから、図P.11が得られる。

表 P.5 3進プライオリティエンコーダ真理値表


4進プライオ		2進化プライ	オリティ出力		
$\boldsymbol{x}$	y	z	リティ出力	$f_1$	$f_0$
0	0	0	0	0	0
0	0	1	1	0	1
0	1	0	2	1	0 .
0	1	1	2	1	0
1	0	0	3	1	1
1	0	1	3	1	1
1	1	0	3	1	1
1	1	1	3	1	1

表 P.6  $f_1$ のカルノー図

xy $z$	0	1
00		
01	1	I
11	(1	1)
10	1	1)

表 P.7 foのカルノー図

xy $z$	0	1
0 0		
01		
11	(1	1
10	1	1)




[6.3] 切換えにより、バスの各ラインを入出力の双方向に使えるようにしたもの。使用しないときバスラインから切り離し状態(高インピーダンス状態)にすることができる。

#### 7 章

[7.1] 非同期式カウンタは各段のFFが,たとえば前段の出力の変動によりトリガされるなど,全体として単一のクロックには同期せず動作するカウンタである.一方,同期式カウンタは全体が1つのクロックに同期して動作する.

[7.2] 表 P.8, 図 P.12 参照



(注) 未使用 J, K, PR, CLR 端子は Vccへ接続しておく。

図 P.12 非同期式7進カウンタ

表 P.8 非同期式7進カウンタの状態遷移

Qi	20	21	22
カウント数	$Q_0$	$Q_1$	$Q_2$
6	0	1	1
0	0	0	0
修正措置	(2-a)	(1-b)	(1-a) により不要

表 P.9


カウント	再	見在の状態	Ė		次の状態	
7021	$Q_0$	$Q_1$	$Q_2$	Q <sub>0</sub> ′	$Q_1'$	$Q_2'$
0	0	0	0	1	0	0
1	1	0	0	0	1	0
2	0	1	0	1	1	0
3	1	1	0	0	0	1
4	0	0	1	0	0	0

表 P.10 Qo'のカルノー図

表 P.11 Q<sub>1</sub>'のカルノー図

$Q_0Q_1$		$Q_2$	$Q_0 Q_1$		$Q_2$	
40 401	0	1		0	1	
0 0	1	0	0 0	0	0	
1 0	0	- ×	1 0	1	×	
1 1	0	×	1 1	0	×	
0 1	1	×	0 1	1	×	

[7.8] 図P.13では、CLR 端子は使用していない、電源投入時にFF の状態がどうなっ



(注) 7474の CLEAR. PRESET 端子は、数kΩの抵抗 を通して、Vcc (電源) に接続しておく。

🖾 P. 13

寒 P.12 Q₂′のカルノー図

25 12	4,5		
0.0	Q	12	o. 55
Q0 Q1	0	1	$Q'_0 = \overline{Q}_0 \overline{Q}_2$
0 0	0	0	$\mathbf{Q'}_1 {=} \mathbf{Q}_0 \overline{\mathbf{Q}}_1 {+} \overline{\mathbf{Q}}_0 \mathbf{Q}_1$
1 0	0	×	
1.5 1	1	×	$Q_2'=Q_0Q_1$
0 1	0	×	
	Q <sub>0</sub> Q <sub>1</sub> 0 0 1 0 1 1	Q <sub>0</sub> Q <sub>1</sub> 0 0 0 1 0 1 1 1 1	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$

ても、この回路では無限ループに陥ることなく、初期状態(カウント値0)に移行することが可能である。 興味があれば確かめられたい。 もちろん、 $\overline{CLR}$ 端子を $\overline{GND}$ に落すクリア回路をつけてもよい。

#### 8 章

[8.1] 略

[8.2] 図 P.14 参照.




図 P.14

#### 9 章

[9.1] 略

[9.2] 乗算では0から


$$(2^8-1)(2^8-1) = 2^{16}-2 \times 2^8+1$$
  
=  $2^{16}-2^9+1$ 

となり、16ビットを要する。

一方、除算では0で割ることを除外すると、正整数の除算a/bの結果は $0 \sim a$ となる。したがって答は8ビット。

[9.3] 図P.15参照。

「9.47 図 P.16 参照。



\*オーバフローないとき結果のMSBは1になることはない。

図 P.15




図 P. 16

#### 10 章

[10.1] 略

[10.2] 略

[10.8] アドレスデータの上位ビットでチップセレクト信号をつくり、メモリチップの選択を行い、下位ビットでチップ内アドレスの指定を行う。

#### 11 章

[11.1] 2 重積分形, 逐次比較形, 並列比較形, 各々の説明は略.

[11.2] 標本化定理により、毎秒2W、すなわち40k個の標本化を行う必要がある。これは

40k[標本/s]×12[ビット/標本]=480k[ビット/s]

のデータとなる。

[11.3] 略。

## 参考文献

- (1) 西野聰, IC 論理回路設計の基礎, 日刊工業新聞社(昭56)
- (2) 田丸啓吉, ハードウェア技術, オーム社(昭59)
- (3) 半導体マニュアルシリーズ(年刊), CQ出版社 最新 TTL IC 規格表 最新 C-MOS IC 規格表 最新メモリ IC 規格表 最新マイコン周辺 LSI 規格表

最新OPアンプ規格表

最新インターフェース素子規格表

- (4) 西野聰, IC 論理回路入門, 日刊工業新聞社(昭54).
- (5) 伊藤誠, 基本ハードウェア技術, CQ出版社(昭54)。
- (6) トランジスタ技術(月刊), CQ出版社
- (7) 電子科学(月刊), 産報出版
- (8) インターフェース(月刊), CQ出版社
- (9) 相良岩男, LSIのはなし、日刊工業新聞社(昭57)
- (10) 猪瀬博,加藤誠巳,ディジタル回路,産業図書(昭55)
- (11) 雨宮好文, ディジタル回路の考えかた, 昭晃堂(昭48)
- (12) 藤井信生, ディジタル電子回路, 昭晃堂(昭62)
- (13) 志村正道、電子回路Ⅱ(ディジタル編)、昭晃堂(昭51)
- (14) 松本光功, 論理回路, 昭晃堂(昭58)
- (15) 楠菊信, 高木茂, ディジタルシステム, 朝倉書店(昭 62)

# 索 引 (五十音順)

ア行	過渡電流38,39
J 1T	加法標準形17
アクセスタイム145	カルノー図19,183
アナログスイッチ177	過励振190
アパーチャタイム	簡単化 (論理式の)
165, 168	18, 19, 21
アンバッファタイプ48	
	記憶素子141
位相補償174	キャリー114, 116, 117
	キャリールックアヘッド
エッジトリガ	116, 117, 119, 120
64, 66, 68, 69, 72	キャリア1
エミッタ接地5,6	キャリア蓄積時間31
エミッタホロワ7	行アドレス144
エンコーダ78	強制リセット法89
エンハンスメント …10,36	
	空乏層4
オーバフロー126	クリア98
オフセット・・・・・・174	クワインーマクラスキ…21
オープンコレクタ51	
オープンドレイン53	結合則16
オペアンプ172, 175	ゲート9,43
オン状態7	ゲートアレイ43
1 /=	減算回路119
<b>カ</b> 行	減算カウンタ93,95
カウンタ87	
可逆カウンタ97,100	高インピーダンス状態
加減算128, 130	55, 84
加算器114	固定48,49
過剰キャリア29	コンパレータ77, 176

カットオフ状態 ………6

# サ行

サイクルタイム145
最小項16
最大項16
再トリガ・・・・・・・60
雜音余裕34,38,56
酸化膜10,39,153
サンプルホールド
165, 167, 168
しきい値素子50
しきい値電圧 …10,38,154
シフトレジスタ
67, 103, 107
遮断時間192
遮断状態6
集積回路23
自由電子2
シュミットトリガ50
乗算回路132,134
少数キャリア3,9,189
消費電力24, 33, 152
乗法標準形18
除算回路136
シリアルインタフェース
184
シリコン1
真理值表 · · · · · · · · 13
マイ・チング動作7 90

206	<b>米</b> 71
スタティック	チャタリング・・・・・・・64
カラムモード149	チャネル10,11
スピードアップ・	
コンデンサ192	デコーダ81, 178
スルーレート174	データロックアウト
	64, 68, 69, 73
正孔3	デプレション型10
正論理25	電界効果型トランジスタ
積和計算134	8
絶縁破壊10,39	展開定理16
絶対値表示127	伝播遅延時間
セットアップ時間	23, 33, 36, 189, 190, 193
69, 72, 73	電流增幅率 · · · · · · · · · 6, 12
セット優先 RS-FF ······65	電力遅延時間積25
セトリングタイム	
172, 177	同期式カウンタ
全加算器114, 115	89, 92, 98, 99
全減算器121	動作速度23
センスアンプ142	トグル・・・・・・・68,73,87
	ドナー2
相互接続	トーテンポール形30
(TTL と CMOS の)…59	ド・モルガンの定理16
相互交換 (FF の) ·······73	トライステート54,55
双対14	ドライバ184
双方向性バスドライバ…84	トランジスタ1,5
ソース9	トランスファゲート …143
A 4=	トランスミッション
タ 行	・ ゲート41
ダイオード4	トリガ・・・・・・・64
タイマ61	ドレイン9
多数キャリア3,10,32	ナ行
ダーリントン接続12	
単安定マルチバイ	7セグメント表示器 …182
ブレータ58	
	2 値論理13
蓄積時間7, 190, 192	ニブルモード148

# ハ行

排他的論理和45,82
バイパス・コンデンサ
31, 187
ハイブリッド23
バイポーラ・
トランジスタ5,40
発光ダイオード53, 181
発振回路61, 180
バッファタイプ…46, 48, 52
パリティジェネレータ
81, 83
半加算器114
半減算器120
反転增幅器173
半導体1
1 19 17
非安定マルチ
バイブレータ61
比較回路75,76
ビットライン143
否定14
非同期式カウンタ・・・・・・87
非飽和領域11
標準形17
標本化定理164, 168
标本IDCE
ファンアウト27,31
フィールドプロ
グラマブル155, 157
フォトカプラ186
符号桁126
プライオリティ
プライオリティ

プリセット87,98	マ行	リングカウンタ109
プリチャージ	11	
143, 146, 148	マイクロプロセッサ …159	列アドレス144
フリップロップ・・・・・64, 151	マスク ROM153	レシーバ184
フルアダー115	マスタスレイブ66,69	レートマルチプライヤ
ブール代数13	マルチエミッタ28,48	110, 111
負論理25	マルチプレクサ176	レベルトリガ64, 68, 70
	未使用端子48	レベル変換53
ベイチ図19	101	
ページモード147	メモリシェア161	論理関数14
ベース接地6	モノリシック23	論理積13,14
ベン図15		論理微分60
	ラ行	論理和13,14
飽和状態…6, 7, 11, 191, 192	ラッチアップ39, 180	ワ行
補数122, 123, 124, 128	リプルキャリー	7 11
補数表示123, 126, 127	98, 100, 101, 115	ワイヤード OR54
ポリシリコン151, 156	リフレッシュ142,149	ワードライン148
ホールド時間69,72,73	量子化164	ワンショット58,60,62
	(ABC 順)	
A-CMOS43, 57		I HS-CMOS •••43, 46, 57, 58
A-CMOS43, 57	DTL27, 52	HS-CMOS43, 46, 57, 58
A/D 変換器	DTL27, 52 ECL33	
A/D 変換器 ·······164, 167, 168, 171	DTL27, 52 ECL33 E/D nMOS36	HS-CMOS ···43, 46, 57, 58
A/D 変換器 164, 167, 168, 171 ALS-TTL33	DTL27, 52 ECL33 E/D nMOS36 EEPROM157, 158	IIL192
A/D 変換器 164, 167, 168, 171 ALS-TTL33 ALU133	DTL27, 52 ECL33 E/D nMOS36 EEPROM157, 158 EPROM156	
A/D 変換器 164, 167, 168, 171 ALS-TTL33 ALU133 AND-OR-INVERTER	DTL27, 52 ECL33 E/D nMOS36 EEPROM157, 158	JK-FF68, 70, 74
A/D 変換器164, 167, 168, 171 ALS-TTL33 ALU133 AND-OR-INVERTER197	DTL27, 52 ECL33 E/D nMOS36 EEPROM157, 158 EPROM156	JK-FF68, 70, 74  LED53, 181
A/D 変換器 164, 167, 168, 171 ALS-TTL33 ALU133 AND-OR-INVERTER	DTL	JK-FF68, 70, 74  LED53, 181  LSB92
A/D 変換器164, 167, 168, 171 ALS-TTL33 ALU133 AND-OR-INVERTER197 AS-TTL33	DTL27, 52 ECL33 E/D nMOS36 EEPROM157, 158 EPROM156 Exclusive OR45 FA115 FAMOS156, 157	JK-FF
A/D 変換器164, 167, 168, 171 ALS-TTL33 ALU133 AND-OR-INVERTER197 AS-TTL33 CAS145	DTL	JK-FF68, 70, 74  LED53, 181  LSB92
A/D 変換器164, 167, 168, 171 ALS-TTL33 ALU133 AND-OR-INVERTER197 AS-TTL33	DTL	JK-FF
A/D 変換器164, 167, 168, 171 ALS-TTL33 ALU133 AND-OR-INVERTER197 AS-TTL33 CAS145 CMOS23, 25, 37, 41, 151	DTL	IIL       192         JK-FF       68, 70, 74         LED       53, 181         LSB       92         LSI       25         LS-TTL       33, 43, 57         MIL 記法       26
A/D 変換器	DTL	IIL       192         JK-FF       68, 70, 74         LED       53, 181         LSB       92         LSI       25         LS-TTL       33, 43, 57         MIL 記法       26         MODEM       184
A/D 変換器164, 167, 168, 171 ALS-TTL33 ALU133 AND-OR-INVERTER197 AS-TTL33 CAS145 CMOS23, 25, 37, 41, 151	DTL	IIL       192         JK-FF       68, 70, 74         LED       53, 181         LSB       92         LSI       25         LS-TTL       33, 43, 57         MIL 記法       26

MSI25, 75, 98	PLD43 pn 接合4	SR-FF64 SSI25
n 型半導体2	PROM154	S-TTL32
NAND29, 40, 43, 45		
nMOS10, 23, 151	RAM ······141	TTL28, 30
NOR40, 43	RAS145, 146	
NOT43	ROM ······142, 153	ULSI25
npn トランジスタ5	RS-232C ·····184	USART186
	RS-FF64, 65, 70	
OC51		VLSI25
	SBD32	
p型半導体 ······2	SRAM141, 151	WE145

# IC索引

0032(LH 0032 C) ······175	508178	747270
084(TL 084) ·····175	531 (TLP 531 GR)	747370, 71
	188, 189	<b>7474</b> ·····67, 70, 97, 201
12(ADC-HS 12) ······170	55257 (TC 55257) ·····152	747570
	5810(SM 5810)136	747670, 71, 97, 200
2(SHM-2) ·····168	,	747770
201178	6136(6 N 136) ······188, 189	747870
220175	6137(6 N 137) ·····188, 189	7482117
232185	6264160	7483118, 129
2400 (HCPL 2400)	<b>62256(HM 62256)</b> ·····152	748577
188, 189		748646
252175	7400 45, 180, 181	7494112
2764160	740152	7497112
2816(MSM 2816 A)	740245	7410770, 71
158	740445, 48, 160, 180	7410970, 71
	740653, 181	7411070, 73
308175	740846, 201	7411170, 73
318174, 175	741174	7411270
319176	741045	7411370
324175	741146	7411470
330(DAC-330) ·····172	741351	7412159
331178	741451	7412259
339176, 177	742045	7412359
356175	742146	7412556
360176	743045	7412656
361 · · · · · 176	743246, 160, 201	7413251
	744281	7413346
4250175	7446183	7414781
4416(TMS 4416) ······144	7447183, 184	74157150
4558175	745147, 197	7416099, 100, 113
	745447	7416299
50257 (HM 50257) ·····144	747070, 71	7416399

74164105	74243150	188, 189
74165106	7427965, 70	751701185
74168101, 102	74283118, 130	75188185
74169101, 102	74284135	75189185
74181 · · · · · 130, 131, 132, 133	74285135	7684(MP 7684) ······170
74182119	7436470	
74190 101, 102, 103	7437370	80( <b>Z</b> 80) ·····160
74191 101, 102, 104	74374 70, 72	81416(MB81416) ·····144
74192101, 102	74377 70, 72	8251187
74193102	746001 (74 OL 6001)	82161 (82 S 161) ······156
74194108	188, 189	8255160
7422159	746011 (74 <b>OL</b> 6011)	

初版1刷発行 昭和62年11月27日

昭和63年4月30日 初版2刷発行 平成元年 1月20日 初版 3刷発行

(第1回修正)

平成2年3月20日 初版4刷発行 平成3年3月20日 初版5刷発行 平成3年7月30日 初版6刷発行 著者紹介-

田村進一工学博士

昭和41年 大阪大学基礎工学部電気工学科

昭和46年 大阪大学大学院基礎工学研究科

博士課程修了

在 大阪大学医学部教授

画像処理、人工知能の研究に従事

検印省略 著者承認

#### ディジタル回路 [情報工学入門選書4]

(Digital circuits)

② 著作者  $\blacksquare$ 村 進

> 発行者 井 昭 國 東京都新宿区矢来町48

> 創 研 印刷所 堂

> 東京都文京区水道2-7-5

発行所 昭 晃

郵便番号 162 東京都新宿区矢来町48

> 振替口座 東京3-139320番 電話 (03) 3269-3449(代表)

定価はカバーに 表示してあります

FAX (03) 3269-1611 製本 小林共文堂

Printed in Japan 日本書籍出版協会会員 自然科学費協会会員

ISBN4-7856-2024-2

工学書協会会員

本書の内容の一部あるいは全部を無断で複 写複製すると、 著作権および出版権侵害と なることがありますので御注意下さい.

# -情報工学入門選書 <全7巻>-

		A5判・上製・各巻 200 頁前後 順次発刊の予定
1	計算機入門	著者未定
2	プログラミング入門	都倉信樹 荒木俊郎 共著
3	計算機アルゴリズム	藤沢俊男 相原敏伸共著
4	ディジタル回路	田 村 進一著 ¥2930
5	論理設計	谷口 健一著
6	情報理論入門	嵩 忠 雄 著
7	ソフトウェア工学	鳥居宏次著

# 情報関連図書

アナログ電子回路 -集積回路化時代の-	東京工大	藤井信生著 ¥2600
ディジタル電子回路 -集積回路化時代の-	東京工大	藤 井 信 生著 ¥2500
ディジタル回路 ―基礎と応用ー	東京工大	河 原 田 弘著 ¥2000
論 理 回 路 ―基礎と例題―	信州大	松本光功著 ¥2800
第2版		
マイクロコンピュータ入門	東京大学	森 下 嚴著 ¥2500
マイクロコンピュータ講義	北海道大	青木由直共著 ¥2700 恩田邦夫
基礎情報理論	元慶応大	藤田広一著 ¥2300
情 報 理 論	横浜国大	今 井 秀 樹著 ¥2500
情報理論 ―基礎と応用―	大阪大学	笠原正雄他著 ¥3300
		(価格は税別)

# 昭晃堂の優良学術図書

	May 1 to	
光 通 信 シ ス テ ム	テレビジョン学会編	¥5500
光 エ 学 の 基 礎	テレビジョン学会編	¥4000
不可視情報の画像化	テレビジョン学会編	¥6000
レーザーの基礎と応用	テレビジョン学会編	¥3500
液晶ディスプレイ	テレビジョン学会編	¥4800
固体撮像デバイス	テレビジョン学会編	¥4400
光技術応用システム	精機学会編	¥3000
画 像 計 測 入 門	精機学会編	¥3300
光エレクトロニクス	大阪大学 末 田 正著	¥5000
光ファイバ情報ネットワーク LAN	東京工大	¥4300
超 音 波 計 測	千葉工大 丹羽 登 著	¥3800
アモルファス太陽電池	東京工大 高橋 清共著	¥3900
適 応 制 御	上智大学 市川 邦 意 他著	¥4700
数 理 計 画 法	慶応大学 志 水 清 孝共著 相 吉 英太郎	¥4900
センサエ学の基礎	東京工大 山 崎 弘 郎 著	¥2400
6 8 0 0 0 -ハードウェア設計一	東京農工大 阿刀田央一 他著	¥3800
IC応用ハンドブック	東京工大 柳 沢 健 他編	¥7500
マイクロコンピュータ 応用ハンドブック	東京工大 当麻喜弘 他編	¥13500
センサエレクトロニクス	東京工大 高 橋 清編著 小長井 誠	¥11000
新エポキシ樹脂	横浜国大 垣内 弘 編著	¥17000
	(価	格は税別)

# 昭晃堂の電子計算機・情報関連図書

	시 구 전 가 의 요.
基礎情報理論	元慶応大学 藤田広一 著 ¥2500
情 報 理 論	横浜国大 今井秀樹 著 ¥2600
情報理論一基礎と応用一	大阪大学 笠原正雄他著 ¥3500
論 理 回 路 一基礎と応用一	信州大学 松本光功 著 ¥2900
数 値 計 算 法	東京工大 深尾
基礎数値解析	武蔵工大 松山 実 著 ¥1900
基礎電子計算機	慶応大学 北川 節 著 ¥2700
電子計算機基礎論(第2版)	大阪大学 手塚慶一編著 ¥2500
電子計算機システム論	大阪大学  手塚慶一共著  ¥3200
マイクロコンピュータ入門 (第2版)	東京大学 森下 巖 著 ¥2300
マイクロコンピュータ講義	北海道大 青木由直共著 ¥2700
基礎グラフィクス	東京大学 川合 慧 著 ¥3800
画像工学の基礎	東京工大 安居院 猛共著 ¥.2900
3次元コンピュータ グラフィックス	広島大学 中前栄八郎共著 ¥4500 福山大学 西田友是共著 ¥4500
6 8 0 0 0 -ハードウェア設計-	東京農工大 阿刀田央一他著 ¥3800
並列計算機構成論	九州大学 富田真治 著 ¥5500
マイクロコンピュータ応用 ハンドブック	東京工大 当麻喜弘 他編 ¥13500
画像処理ハンドブック	画像処理ハンドブック 編集委員会編 ¥18000

(価格は税別)

